摘要：本发明提供一种新型QFN芯片封装工艺，该封装工艺过程是：a.冲压金属薄板，制成引线框架，取代PPF框架；b.在引线框架表面上有芯片座和金线键合点；c.在芯片垫板上涂银胶；d.将芯片粘结到芯片垫板上，并完成后固化作业；e.用金线对芯片和金线键合点进行键合；f.在引线框架的表面用塑封料进行注模，塑封芯片和金线；g.塑封后剥离固定引线框架的金属薄板；h.将封装完成的产品阵列，进行激光打印；i.将打印好的器件陈列，背面贴上蓝膜，进行切割，切割后的产品剥离蓝膜，分成独立的器件；j.测试，包装成品。其优点在于：成本低廉，焊接性能强，品质优良，增长切割刀片寿命，不会产生金属毛刺。

摘要：本发明提供了一种引线键合芯片级封装方法，包括如下步骤：提供带有若干半导体器件的晶圆；将第一个半导体器件的表面的焊盘与相邻的半导体器件的表面的焊盘通过引线相连接，形成若干个由第一个半导体器件与相邻半导体器件相连接构成的半导体器件组；在晶圆的上表面涂覆绝缘胶；对晶圆进行第二次切割；在晶圆的第二次切割表面涂覆绝缘胶；在露出来的硅层上生长导电层；沿着半导体器件组的边界进行切割形成独立的封装器件。本发明还提供了另外一种引线键合芯片级封装方法。本发明的优点在于不需要特殊的先进工艺设备和特殊芯片布局，降低制造成本；封装器件被绝缘胶包裹，充分的保护芯片不受诸如湿气等环境因素的损害，提高器件的使用寿命。

摘要：本发明提供了一种超薄芯片的倒装式封装方法，包括如下步骤：提供一晶圆，所述晶圆的正面具有多个待封装的芯片结构；在晶圆正面的芯片结构上的焊盘上粘贴导电薄膜，所述导电薄膜的上下表面均具有粘性；将粘贴有导电薄膜的晶圆切割成独立的芯片；将导电薄膜与引线框架对应的引脚相互对准，从而将芯片粘贴在引线框架上。本发明的优点在于，采用了双面具有粘性的导电薄膜代替了现有技术中的金球，既能够有效降低封装后器件的厚度，又能够降低工艺的复杂程度和成本，从而推进器件向轻薄化的趋势发展。

摘要：本发明提供了一种功率MOSFET封装体，包括第一芯片、第二芯片和引线框架，所述第一和第二芯片均为功率MOSFET芯片，每个芯片的正面均设置有一源极和一栅极，背面设置有一漏极，所述引线框架具有多个引脚，两个芯片并列贴装在引线框架上，第一芯片的正面和第二芯片的背面朝向引线框架，第二芯片背面的漏极与第一芯片的源极贴装在引线框架的同一引脚上。本发明将两个MOSFET芯片颠倒贴装在引线框架上，并将一个芯片的漏极和另一个芯片的源极贴装在同一引脚上，通过此特别的封装方式，实现了现有技术中两个封装体才能完成的功能，并使封装体最小化；并节省了PCB的空间，简化了PCB的布线工艺和制造成本。

摘要：本发明提供了一种四方扁平无引脚封装结构的封装方法，包括如下步骤：提供一平坦的具有一粘性表面的薄膜；将用于封装芯片的芯片基座和引线框架粘附在所述薄膜的粘性表面；采用第一注塑模具和绝缘胶对所述芯片基座和引线框架实施注塑；移除薄膜、第一注塑模具和绝缘胶；采用导电胶将芯片粘附在芯片基座暴露出来的表面上；将芯片表面的焊盘与引线框架的管脚电学连接；采用第二注塑模具和绝缘胶实施注塑。本发明进一步提供了一种采用上述方法获得的四方扁平无引脚封装结构。本发明的优点在于能够保证芯片基座在后续工艺中完全被包裹在绝缘胶中而不暴露出来，从而提高管脚之间的绝缘特性。

摘要：本发明提供一种封装体及封装方法，所述封装体包括至少一凸出于所述封装体的引脚，在背离所述封装体的一端，所述引脚具有一爬锡壁，所述爬锡壁贯穿所述引脚，在后续焊接工艺中，焊料可沿所述爬锡壁攀爬，以形成焊料堆。本发明的优点在于，在背离所封装体的一端，引脚具有一爬锡壁，所述爬锡壁贯穿所述引脚，在后续焊接工艺中，焊料可沿所述爬锡壁攀爬，以形成焊料堆。通过这样一个简单的设计，没有任何成本的增加的情况下就可以使引脚的侧面堆积形成焊料堆，通过该焊料堆能够直观且方便地检查出封装体与PCB板的连接是否符合要求。

摘要：本发明提供一种改善框架表面与塑封体分层的引线框架及封装体，用于半导体封装技术领域，所述引线框架包括至少一基岛，所述基岛包括锁膜区及用于设置芯片的芯片区，在所述锁膜区表面设置有多个朝向所述引线框架凹陷的凹槽，多个所述凹槽围成闭合图形。本发明的优点在于，在锁膜区设置凹槽，增大了引线框架表面与模胶的锁膜接触面积，且所述凹槽形成闭合结构，该闭合结构以爪型的形式“抓住”所述模胶，进一步增强了后续封装中凹槽对模胶的抓力，加强模胶与引线框架的结合强度，提高锁模区的锁膜强度，解决分层的问题，提高可靠性。

摘要：本发明涉及一种用于制造半导体封装的设备及方法。揭示用于固定晶片(20)的保持器(24)。所述晶片(20)具有用于在其上形成集成电路IC的顶面及与所述顶面相对的底面。所述保持器(24)包括开口、围绕所述开口的基座部分(240)及与所述基座部分连接的定位部分(242)。所述基座部分(240)经配置以支撑所述晶片的所述底面，所述定位部分(242)经配置以横向定位所述晶片(20)，且所述开口经配置以暴露对应于所述晶片的有效区域的所述底面。所述方法涉及将平坦化元件(22)在所述定位部分(242)上应用于所述晶片(20)上以使所述晶片在合金工艺中平坦。

摘要：本发明提供一种封装体及其封装方法。其优点在于，所述金属连筋的底面呈台阶状，则在台阶状结构的侧面覆盖有所述可爬锡层，当将所述封装体与外部结构(例如印刷电路板)连接时，金属连筋的底面与焊料接触，由于所述可爬锡层的存在，所述焊料也能够沿台阶状结构的侧面爬坡，进而能够从封装体的侧面观察到焊料，从而便于确认封装体的焊接情况，进而提高封装体的可靠性及可焊性。

摘要：本发明提供一种引线框架及采用该引线框架的封装体，所述引线框架包括至少一基岛及至少一个设置在所述基岛周围的引脚，至少一个所述引脚的上表面具有一打线区及设置在所述打线区外围的平台区，所述打线区为引脚与导电引线连接的区域，所述打线区的高度低于所述平台区的高度。本发明的优点在于，打线区的高度低于所述平台区的高度，则在后续封装工艺中，相当于将导电引线深埋在塑封料中，更加有利于导电引线的固定，且所述打线区能够起到锁模的作用，进一步加强引线框架与塑封料的结合，提高封装体的可靠性。