摘要：本发明提供了一种Exfat文件系统断电保护及文件检测恢复方法，包括：确定要进行写操作的文件目录项；向文件的数据区中写入数据；设置操作状态为未完成；修改该文件属性目录项或流扩展目录项或文件名扩展目录项任意一项的类型特征值为其他值；依次更新流扩展目录项中的文件大小1文件大小2字段的值；更新对应的簇位图文件和FAT表项；计算文件目录项的校验和，并将校验和的值更新到属性目录项中的校验和字段中；将步骤4修改的值改回原来正确的值；设置操作状态为完成。同时，提供了相应文件的恢复方法。本发明解决了Exfat文件系统在写操作过程中遭到意外断电导致文件系统损坏的问题，并可实现未写完文件数据的快速恢复功能。

摘要：本发明公开了一种计算与存储融合的异构计算硬件加速系统，包括冯·诺依曼体系结构的计算子系统,FPGA芯片,活跃存储子系统,外部存储系统；FPGA芯片与存储子系统通过高速互联接口通信；冯·诺依曼计算子系统与FPGA芯片，通过高速互联设施通信；FPGA芯片与外部存储系统，通过以太网协议进行通信。本发明通过将计算任务分类，数据在进入活跃存储子系统前采用异构硬件加速单元完成特定的计算，在后续对活跃存储子系统的数据进行处理时，CPU与FPGA协同工作，执行各自擅长的任务，减少数据在计算过程中的行进距离，达到提高计算效率和降低功耗的积极效果。本发明还公开了一种异构计算硬件加速方法，具有上述有益效果。

摘要：本发明公开了一种多通道数据源DDR缓存的FPGA实现方法，用FPGA挂若干个DDR颗粒,随意配置通道个数，然后对每个通道DDR读写进行仲裁，仲裁规则是通过轮询，或匹配带宽的仲裁规则。本发明将各个通道的数据缓存至DDR的各个通道对应的地址空间，每个通道的地址空间大小可以任意划分，地址空间总共大小为每个DDR颗粒内存空间的总和，通道数据和DDR之间分别是通过异步fifo进行交接。本发明灵活高效使用多个DDR颗粒对各个通道进行读写仲裁，可以对扩展若干个异步时钟时终域通道进行交接，灵活匹配缓存DDR映射的地址空间，集中多个DDR的缓存数据带宽对得到仲裁的通道进行缓存。

摘要：本发明提供了一种基于FPGA的多路高速AD数据采集和存储系统，包括：数据接收母板,高速AD采集子板,存储板,CPU板及底板；本发明在使用JESD204B接口的基础上同步且高采样率的多路AD采样，同时提供足够的传输、存储带宽保证采集到的数据的持续存储，使用同一个FPGA给多个AD发送同步信号，以达到同步的效果；使用多块SSD组成存储板，使用多个存储板共同存储的技术方案达到连续存储所需的带宽指标，满足了多路高速AD采样中的多路同步、高速采样、高速存储三个目标，在高采样率高精度的同时也不牺牲存储时间，具有采样率高，存储容量大，同步性好等优点。

摘要：本发明提供了一种在芯片版图设计中通过快速估算电源压降以查找设计薄弱点的方法，包括计算芯片中所有逻辑单元点的压降系数，将计算所得的压降系数按从大到小排序，压降系数较大的对应逻辑单元点的电源网络即为芯片电源网络的薄弱点。压降系数的计算方法为将所有金属层的等效传输距离求和，并与逻辑单元的典型功耗相乘。计算每层金属电源等效传输距离的步骤，包括确定计算起始点，确定电源的截止点，起始点与截止点x轴坐标差值绝对值与y轴坐标差值绝对值的和，与该层截面电阻系数的乘积即为该层金属电源等效传输距离。本发明可以更快定位芯片中的电源网络设计薄弱点，尽早发现可能的设计隐患，提前优化，避免造成巨大损失。

摘要：本发明公开了一种低密度奇偶校验码译码软判决信息预处理方法。LDPC软判决译码需要施加多个读参考电压以获取译码软判决信息，获取的译码软判决信息需要多次传输，增加了数据传输延迟。本发明首先在两个相邻的阈值电压窗口之间施加多个读参考电压进行多次读取以获取软数据。然后根据软数据与译码软判决信息之间的映射机制，将获取的软数据转化为译码软判决信息。最后将译码软判决信息进行比特量化，量化后的比特序列数量少于初始获取的软数据比特序列数量，以此降低译码软数据传输次数和传输延迟。

摘要：本发明公开了一种基于共享子矩阵的自适应低密度奇偶校验码编码方法。构造不同码字长度的LDPC纠错码需要构造不同大小的校验矩阵，增加了硬件开销和复杂度。本发明首先根据闪存块可编程擦写周期的变化规律，先构造信息长度为2KB的校验矩阵，以2KB长度为纠错单位进行编码。然后构造信息长度为4KB的校验矩阵，在构造的过程中，以2KB的校验矩阵为基准，作为4KB的校验矩阵的子矩阵，进行行和列扩展，以此构造信息长度为4KB的校验矩阵。以4KB的校验矩阵进行编码具有较高的纠错能力，能够降低译码迭代次数和软译码的使用，降低硬件复杂度的同时提升系统性能。

摘要：本发明公开了一种读参考电压受多维因子影响的预测建模及施加方法，三维闪存的单元阈值电压在受到保存周期、可编程擦写次数(Program/Erase,简称P/E)和层间差异等多维因子影响时容易发生漂移，漂移后的阈值电压分布使得施加的读参考电压无法准确判断读出的比特值，造成数据读取错误，影响了数据存储可靠性。本发明首先采集在不同的读参考电压下，读取的原始比特错误率和多维因子影响的相关数据。然后，使用深度学习算法中的人工神经网络算法建立所施加的最佳读参考电压受多维因子影响的网络预测模型，根据模型准确施加读参考电压以最大化降低读取的比特错误。

摘要：本发明公开了一种提高高速信号采集系统存储性能的方法，通过提供一种高速信号采集文件系统，在高速信号采集系统对文件进行写操作(即存储数据)时，采用一次性为该文件分配若干个连续的簇空间(大于待写入数据的长度)用于数据记录，优点在于减少频繁为所写文件分配空间导致对存储盘的读写访问次数增加造成对高速信号存储不及时而丢失采集的数据，降低系统性能。本发明可以有效地减少因为频繁分配文件数据区空间造成对存储盘的随机读写操作，可使文件的数据尽可能存放在连续的数据空间中，有效提高系统的性能，进一步地延长存储盘的使用寿命。

摘要：本发明公开了一种基于时间特征的云存储访问控制方法，提出了一种具有多种用途的基于流时隙特征的云存储访问控制方法，叫做随机时隙扩频编码机制。开辟了一条不可见的隐秘通信信道，通过施加延时操作轻微调整所选定时隙中的数据包分布从而在网络流量中嵌入时隙特征信息。在自适应云存储访问控制系统中，时隙特征基于流自身属性生成，因此可以在不同流中嵌入不同的时隙特征信息，而且每一条流中嵌入的时隙特征都是唯一的且与流紧密相关，克服了云存储强制访问控制(MAC)模式灵活性不够的缺点。