摘要：本公开涉及制作增强UTBB FDSOI器件的方法和结构。一种集成电路裸片包括具有第一半导体材料层、在第一半导体材料层上的电介质材料层以及在电介质材料层上的第二半导体材料层的衬底。晶体管的延伸沟道区域被定位在第二半导体材料层中，与第二半导体材料层的顶表面、侧表面以及潜在地底表面的部分相互作用。栅极电介质被定位在第二半导体材料层的顶表面上和暴露的侧表面上。栅极电极被定位在第二半导体材料层的顶表面和暴露的侧表面上的栅极电介质上。

摘要：本公开涉及具有低暗电流的针扎光电二极管。一种制造针扎光电二极管的方法，包括：在第二导电类型的衬底上形成将光子转换成电荷的第一导电类型的区域；用第二导电类型的重掺杂绝缘体层涂覆所述区域；和退火以确保从重掺杂绝缘体层的掺杂剂扩散。

摘要：提供了一种用于形成SOI类型衬底的方法、对应衬底和集成电路。该方法包括从在本身位于载体衬底顶部的掩埋绝缘层顶部上具有半导体膜的绝缘体上硅类型的初始衬底形成绝缘体上硅类型的衬底。进行对半导体膜的厚度的局部修改，以形成在不同区域中具有不同厚度的半导体膜。

摘要：一种电子器件，具有后板，该后板包括衬底后层、衬底前层以及在衬底后层与衬底前层之间的电介质中间层。电子结构在衬底前层上并且包括电子部件和电气连接。衬底后层包括实心的局部区域以及空心的局部区域。空心的局部区域在所有的衬底后层上延伸。衬底后层并不覆盖对应于空心的局部区域的电介质中间层的至少一个局部区带。

摘要：本公开涉及连接条电连接集成电路的分开的电路区。连接条由主部形成，该主部是在待互连的分开的电路区上方延伸的导电条带。导体条带通过除了位于待互连的电路区处之外的电介质与集成电路分开。连接条还包括作为从电路区到导电条带的垂直方向上穿过电介质的导电焊盘的次部。

摘要：本申请涉及具有改进的电阻区域的集成电路。集成电路包括具有电隔离的半导体阱的半导体衬底。上部沟槽隔离件从半导体阱的正面延伸到距离阱的底部一定距离的深度。两个附加隔离区域与半导体阱电绝缘，并且沿第一方向在半导体阱的内部延伸，并且从半导体阱的正面垂直延伸到半导体阱的底部。至少一个经包围的电阻区域由两个附加隔离区、上部沟槽隔离件和半导体阱的底部来界定。电接触件被电耦合到经包围的电阻区域。

摘要：本公开的实施例涉及集成的物理不可克隆功能设备及其制造方法。一种用于物理不可克隆功能的集成设备基于呈现阈值电压的随机分布的MOS晶体管集合，这例如起因于通过多晶硅层的注入，阈值电压由呈现不可预测的特征的掺杂物的横向注入而获得。特定数目的这些晶体管形成一组量规晶体管，其将使得定义平均栅源电压成为可能，这使得对这些晶体管的某些其他晶体管的栅极进行偏置成为可能(其将被用于定义由功能生成的唯一码的各个比特)。因此，所有这些晶体管呈现漏源电流的随机分布，并且与数字码的比特相关联的晶体管的每个漏源电流与对应于该分布的平均的参考电流的比较使得定义该比特为逻辑值0或1成为可能。

摘要：本公开涉及具有低暗电流的针扎光电二极管。一种制造针扎光电二极管的方法，包括：在第二导电类型的衬底上形成将光子转换成电荷的第一导电类型的区域；用第二导电类型的重掺杂绝缘体层涂覆所述区域；和退火以确保从重掺杂绝缘体层的掺杂剂扩散。

摘要：本公开的实施例涉及体晶体管和SOI晶体管的共同集成。一种电子集成电路芯片包括布置在固态衬底的内部和顶部上的第一晶体管、布置在绝缘体上的具有第一厚度的半导体材料层的内部和顶部上的第二晶体管以及布置在绝缘体上的具有第二厚度的半导体材料层的内部和顶部上的第三晶体管。第二厚度比第一厚度大。固态衬底在半导体材料层的下方延伸，并且通过绝缘体与那些层绝缘。

摘要：本公开的实施例涉及具有垂直结构电容元件的集成电路及其制造方法。电容元件包括从第一侧垂直延伸到阱中的沟槽。沟槽填充有包覆有绝缘包层的导电中心部分。电容元件还包括：第一导电层，覆盖位于第一侧上的第一绝缘层；以及第二导电层，覆盖位于第一导电层上的第二绝缘层。导电中心部分和第一导电层电连接以形成电容元件的第一电极。第二导电层和阱电连接以形成电容元件的第二电极。绝缘包层、第一绝缘层和第二绝缘层形成电容元件的介电区域。