全部专利 发明专利 实用新型专利 外观设计专利
排序方式:
当前查询到760条专利与查询词 "意法半导体(鲁塞)公司"相关,搜索用时0.5秒!
发明专利:520实用新型: 240外观设计: 0
520 条,当前第 1-10 条 下一页 最后一页 返回搜索页
申请号:201510860006.0 公开号:CN106027439A 主分类号:H04L27/26
申请人:意法半导体(鲁塞)公司 申请日:2015.11.30 公开日:2016.10.12
摘要:本发明的各个实施例涉及对来自发送信道的模拟信号,特别是通过电力线通信来运载的信号,进行处理的方法。本发明提供了一种对来自发送信道的信道模拟信号进行处理的方法,该方法包括:信道模拟信号的模拟/数字转换(CAN);以及同步处理,该同步处理包括滤波处理(MFL),该滤波处理包括,从来自所述模拟/数字转换的信道数字信号(SNC)的自回归模型在时域中实时地确定预测滤波器的系数的受限数量,以及通过其系数是预测滤波器的系数的数字有限脉冲响应滤波器实时地对时域中的信道数字信号进行滤波;以及使用经滤波的信道数字信号(SNF)和参考信号(SREF)检测至少一个指示(IND),该至少一个指示允许识别所述帧结构中的至少一个位置。
详细信息 下载全文

申请号:201610201546.2 公开号:CN106709329A 主分类号:G06F21/55(2013.01)I
申请人:意法半导体(鲁塞)公司 申请日:2016.03.31 公开日:2017.05.24
摘要:一种电路,包括第一处理单元和相同的第二处理单元。第一通信总线在多个功能电路中的一个功能电路与第一和第二处理单元中的一个或两个处理单元之间传递经加密的数据。选择电路确定加密总线耦合到第一处理单元、第二处理单元还是第一和第二处理单元二者。
详细信息 下载全文

申请号:201610352065.1 公开号:CN106711116A 主分类号:H01L23/49
申请人:意法半导体(鲁塞)公司 申请日:2016.04.27 公开日:2017.05.24
摘要:一种集成电路,包括通过外围导电轨道互连的至少两个外围导电焊盘以及连接两个导电焊盘的至少一个电线。
详细信息 下载全文

4:[发明] 安全电子芯片
申请号:201610352606.0 公开号:CN106611209A 主分类号:G06K19/073(2006.01)I
申请人:意法半导体(鲁塞)公司 申请日:2016.04.25 公开日:2017.05.03
摘要:本公开涉及安全电子芯片,具体涉及一种包含多个偏置半导体阱和阱偏置电流检测电路的安全电子芯片。
详细信息 下载全文

申请号:201810284501.5 公开号:CN108809093A 主分类号:H02M3/158(2006.01)I
申请人:意法半导体(鲁塞)公司 申请日:2018.04.02 公开日:2018.11.13
发明人:B·加亚尔
摘要:本公开提供了用于控制处理单元的电源的方法和装置。一种集成处理单元由存在于电容器的端子处的电源电压供电,该电容器被配置为供应最大允许电压降。生成周期小于或等于由最大允许电压降和处理单元的电流消耗确定的电流周期的周期性脉冲信号。以周期性脉冲信号的脉冲速率将电源电压与阈值电压相比较。从这个比较生成的控制信号被传送到处理单元,并且控制信号在电源电压大于或等于阈值电压时具有第一值并且在电源电压小于阈值电压时具有第二值。
详细信息 下载全文

申请号:201810308083.9 公开号:CN108804368A 主分类号:G06F13/40(2006.01)I
申请人:意法半导体(鲁塞)公司 申请日:2018.04.08 公开日:2018.11.13
摘要:本公开提供了能够连接到串行外围接口总线的缓冲器级设备。在一些实施例中,一种缓冲器级设备包括用于接收数据信号的数据输入、用于接收时钟信号的时钟输入、数据输出和被配置为与时钟信号的时钟周期同步地向数据输出传送来自数据信号的数据的处理器。处理器包括被配置为在时钟周期的前半部分期间与时钟信号的第一边沿同步地向数据输出传送每个数据的第一缓冲器模块和被配置为在时钟周期的后半部分期间将数据保持在数据输出处的第二缓冲器模块。
详细信息 下载全文

申请号:201810308303.8 公开号:CN108924753A 主分类号:H04W4/021(2018.01)I
申请人:意法半导体(鲁塞)公司 申请日:2018.04.08 公开日:2018.11.30
摘要:一种用于通过装置从可能参考场景的集合中实时检测至少一个场景的方法,包括从由传感器提供的测量值中获取属性的当前值。该方法还包括遍历通过决策树的路径。决策树的节点分别与属性相关联。遍历考虑沿着路径的每个节点、对应属性的当前值,以在路径的输出处得到参考场景集合中的场景。所得到的场景识别哪个参考场景是被检测场景。该方法还包括求解与被检测场景的标识相关联的置信指数(SC)。
详细信息 下载全文

8:[发明] 数模转换器
申请号:201810413488.9 公开号:CN108809315A 主分类号:H03M1/66(2006.01)I
申请人:意法半导体(鲁塞)公司 申请日:2018.05.03 公开日:2018.11.13
摘要:一种可编程数模转换器包括:模拟电路,将二进制字转换为模拟电压的值;以及数字电路,提供从缩减了缩减值的最大值开始的二进制字。
详细信息 下载全文

申请号:201810635094.8 公开号:CN109119378A 主分类号:H01L23/00(2006.01)I
申请人:意法半导体(鲁塞)公司 申请日:2018.06.15 公开日:2019.01.01
摘要:本公开涉及用于创建集成电路的操作的诱饵的方法和相应集成电路。集成电路的电路模块位于半导体衬底的第一区域中。诱饵单元包括位于半导体衬底的第二区域上方的天线。第二区域不同于第一区域。生成电路进行操作以基于第一电信号生成诱饵电信号,第一电信号是电路模块和至少一个伪随机参数的操作的特性。诱饵电信号通过天线被循环,以便生成诱饵电磁辐射。
详细信息 下载全文

申请号:201810691907.5 公开号:CN109216281A 主分类号:H01L21/8238(2006.01)I
申请人:意法半导体(鲁塞)公司 申请日:2018.06.28 公开日:2019.01.15
发明人:F·朱利恩
摘要:本申请涉及在电子芯片中的半导体区域的制作。可以使用一种方法来制造通过隔离沟槽分离的第一半导体区域和第二半导体区域。半导体衬底用第一氮化硅层覆盖。第一区域用可以相对于氮化硅被选择性蚀刻的保护层覆盖。该结构用第二氮化硅层覆盖。沟槽被蚀刻通过第二氮化硅层和第一氮化硅层并用填充氧化硅填充到位于保护层之上的水平。选择性地去除第二氮化硅层和位于第二区域上的第一氮化硅层的部分,并且去除保护层。通过湿法蚀刻选择性地蚀刻填充氧化物,从而在第二区域周围的填充氧化物的表面上产生凹坑。
详细信息 下载全文

520 条,当前第 1-10 条 下一页 最后一页 返回搜索页
©2025 Patent9.com All rights reserved.蜀ICP备06009422号