Patent9 专利在线
高级搜索 ▼
申请号或专利号
公开号
专利名称
专利摘要
申请人
发明人
全部专利
发明专利
实用新型专利
外观设计专利
高级搜索 - 多字段组合检索
+ 增加条件
查询语句:
(请输入搜索条件)
普通搜索
当前查询到
74
条专利与查询词 "
探微科技股份有限公司
"相关,搜索用时0.4843958秒!
排序方式:
按相关度排序
按申请日升序↑
按申请日降序↓
按公开日升序↑
按公开日降序↓
发明专利:
73
实用新型:
1
外观设计:
0
共
73
条,当前第
1-10
条
下一页
最后一页
返回搜索页
1:
[发明]
接合晶片的方法
申请号:
200410089601.0
公开号:CN1766735 主分类号:G03F7/20(2006.01)I
申请人:
探微科技股份有限公司
申请日:2004.10.28 公开日:2006.05.03
发明人:
邵世丰
;
彭新亚
;
杨辰雄
摘要:本发明涉及一种接合晶片的方法,其包含有首先提供一第一晶片,并于第一晶片的表面形成一光感应掩模接合图案。接着利用光感应掩模接合图案作为掩模进行一蚀刻工艺,以于第一晶片的表面形成所需的一晶片图案。最后利用光感应掩模接合图案的黏性直接接合第一晶片与一第二晶片。
详细信息
下载全文
2:
[发明]
晶片载具
申请号:
200410055816.0
公开号:CN1731573 主分类号:H01L21/68(2006.01)I
申请人:
探微科技股份有限公司
申请日:2004.08.04 公开日:2006.02.08
发明人:
杨辰雄
摘要:本发明涉及一种晶片载具,用以承载一晶片,其包含有一透明基座与一导电层。透明基座的尺寸与晶片的尺寸相近,并利用一接合层接合晶片,而导电层的材质则为透明导电材质并可被一静电夹盘吸附,藉此静电夹盘可将晶片传输至各设备。
详细信息
下载全文
3:
[发明]
蚀刻具不同深宽比的孔洞的方法
申请号:
200410055819.4
公开号:CN1731564 主分类号:H01L21/306(2006.01)I
申请人:
探微科技股份有限公司
申请日:2004.08.04 公开日:2006.02.08
发明人:
杨辰雄
摘要:本发明公开了一种蚀刻具不同深宽比的孔洞的方法。首先于一衬底的下表面形成一蚀刻停止层,并于该衬底的上表面形成一掩模图案。该掩模图案包含有多个牺牲块图案分别位于一第一孔洞预定区域与一第二孔洞预定区域上。随后进行一蚀刻工艺,蚀刻未被该掩模图案遮蔽的该衬底直至该蚀刻停止层。最后移除该蚀刻停止层,并且一并移除该些牺牲块图案遮蔽的该衬底。
详细信息
下载全文
4:
[发明]
双面蚀刻晶片的方法
申请号:
200410055871.X
公开号:CN1731287 主分类号:G03F7/20(2006.01)I
申请人:
探微科技股份有限公司
申请日:2004.08.05 公开日:2006.02.08
发明人:
杨辰雄
摘要:一种双面蚀刻晶片的方法,首先,提供一晶片,该晶片包括至少一旋转轴区与至少二穿透区,且该二穿透区位于该旋转轴区的二侧。接着由该晶片的一底表面去除部分位于该旋转轴区的该晶片。随后将该晶片的底表面利用一粘着层粘贴于一负载载具上,并由该晶片的上表面去除位于该二穿透区的该晶片直至穿透该晶片。
详细信息
下载全文
5:
[发明]
晶片双面工艺的方法
申请号:
200410056692.8
公开号:CN1734708 主分类号:H01L21/00(2006.01)I
申请人:
探微科技股份有限公司
申请日:2004.08.12 公开日:2006.02.15
发明人:
邵世丰
;
郭治平
摘要:首先提供一晶片,接着利用一第一热分离胶带将晶片的背面固定于一第一支撑载具上,并对晶片的正面进行至少一第一半导体工艺。随后利用一第二热分离胶带将晶片的正面固定于一第二支撑载具上,再加热使第一热分离胶带自晶片的背面上脱离。然后对晶片的背面进行至少一第二半导体工艺,再加热使第二热分离胶带自晶片上脱离。
详细信息
下载全文
6:
[发明]
晶片切割的方法
申请号:
200410064132.7
公开号:CN1738003 主分类号:H01L21/301(2006.01)I
申请人:
探微科技股份有限公司
申请日:2004.08.19 公开日:2006.02.22
发明人:
邵世丰
;
杨辰雄
;
彭新亚
摘要:本发明公开一种晶片切割的方法,于切割完毕后能直接进行自动扩片与捡晶。该方法包括:首先提供一晶片,该晶片利用一支撑载具承载,且该支撑载具与该晶片之间依序包含有一黏着层与一扩张膜。接着于该晶片的一表面形成一光致抗蚀剂图案,以定义出该晶片的切割道。随后进行一各向异性蚀刻工艺,去除未被该光致抗蚀剂图案覆盖的该晶片,以形成多个管芯。最后分离该黏着层与该支撑载具。
详细信息
下载全文
7:
[发明]
制作晶片背面内连接导线的方法
申请号:
200410082464.8
公开号:CN1753163 主分类号:H01L21/768(2006.01)I
申请人:
探微科技股份有限公司
申请日:2004.09.22 公开日:2006.03.29
发明人:
邵世丰
;
杨辰雄
;
彭新亚
摘要:首先提供一晶片,该晶片利用一上盖晶片加以保护,且包括至少一电路元件以及至少一金属连接垫。接着于该晶片背面形成一屏蔽层,并利用该屏蔽层进行一第一蚀刻工艺,以去除未被该屏蔽层遮蔽的该晶片以形成一圆弧形状的缺口。之后去除该屏蔽层,并进行一第二蚀刻工艺以暴露出该金属连接垫。最后于该晶片背面形成一内连接导线。
详细信息
下载全文
8:
[发明]
芯片型微型连接器与其封装方法
申请号:
200510051755.5
公开号:CN1828887 主分类号:H01L25/00(2006.01)I
申请人:
探微科技股份有限公司
申请日:2005.03.01 公开日:2006.09.06
发明人:
胡书华
;
黄冠瑞
;
潘锦昌
摘要:一种芯片型微型连接器,包括一封装基板、一微型连接器、多个芯片与一封盖层。该微型连接器包括一连接基板、多组连接导线布设于该连接基板中,以及多组连接垫分别与各该组连接导线电连接,并暴露于该连接基板的表面。这些芯片分别与该微型连接器电连接,并透过该微型连接器的各该组连接垫与各该组连接导线电连接以互相沟通。
详细信息
下载全文
9:
[发明]
芯片型低介电常数介电层和平面电感元件的制作方法
申请号:
200510052126.4
公开号:CN1825544 主分类号:H01L21/31(2006.01)I
申请人:
探微科技股份有限公司
申请日:2005.02.25 公开日:2006.08.30
发明人:
胡书华
;
黄冠瑞
;
潘锦昌
;
黄世民
摘要:一种芯片型Low-k介电层的制作方法。首先提供一半导体基底,且该半导体基底包括多个连接垫。接着于该半导体基底的表面形成一光感应介电层,并进行一曝光暨显影工艺,去除部分该光感应介电层以形成多个开口,其中这些开口至少曝露出这些连接垫,且各该开口的侧壁呈向外倾斜状。
详细信息
下载全文
10:
[发明]
耐磨耗介电层的制作方法
申请号:
200510052127.9
公开号:CN1825545 主分类号:H01L21/31(2006.01)I
申请人:
探微科技股份有限公司
申请日:2005.02.25 公开日:2006.08.30
发明人:
赖委舜
;
胡书华
;
黄冠瑞
;
潘锦昌
;
许渊钦
摘要:首先提供一基底,该基底包括多个连接垫。接着至少进行一等离子体辅助化学气相沉积工艺,以于该基底的表面沉积一介电层,且该等离子体辅助化学气相沉积工艺利用一高频-低频等离子体交错方式进行。最后进行一各向异性蚀刻工艺,以于该介电层中形成多个对应于这些连接垫的开口,且各开口的侧壁呈向外倾斜状。
详细信息
下载全文
共
73
条,当前第
1-10
条
下一页
最后一页
返回搜索页