摘要：本发明公开了一种降低电阻的背面欧姆接触工艺、中间体及碳化硅器件，具体包括：步骤1：SiC晶片衬底背面减薄；步骤2：衬底背面沉积硅；步骤3：所述沉积硅的表面覆盖欧姆金属，所述沉积硅与欧姆金属反应成金硅合金至所述沉积硅充分反应完为止，形成欧姆接触。本发明通过避免了碳析出，减少了欧姆接触电阻，及金属薄膜和SiC脱裂的机率。

摘要：本发明提供一种模拟开关，所述模拟开关的第一PMOS管的源极和衬底、第二PMOS管的衬底和第三PMOS管的漏极均连接在第一节点处，第一NMOS管的源极和衬底、第二NMOS管的衬底和第三NMOS管的漏极均连接在第二节点处，第一PMOS管的漏极、第二PMOS管的源极、第一NMOS管的漏极和第二NMOS管的源极均连接所述输入端，第二PMOS管的漏极和第二NMOS管的漏极均连接所述输出端，可以解决模拟开关中PMOS管和NMOS管的衬底偏置效应，以及避免了输出端会串扰输入端，引起漏电的风险。

摘要：本发明提供一种开关电路，开关电路的第一PMOS管的源极和衬底、第二PMOS管的源极和衬底、第四PMOS管的衬底和第三PMOS管的漏极均连接在第一节点处，第一NMOS管的源极和衬底、第二NMOS管的源极和衬底、第四NMOS管的衬底和第三NMOS管的漏极均连接在第二节点处，使得开关电路关闭时第一NMOS管、第二NMOS管、第四NMOS管、第一PMOS管、第二PMOS管和第四PMOS管可以完全关闭，从而解决了输出端串扰输入端造成的漏电风险；在导通时通过第一节点处的电压来确定第四PMOS管的衬底电压，第二节点处的电压来确定第四NMOS管的衬底电压，从而解决第四PMOS管和第四NMOS管因衬底偏置效应产生的问题。

摘要：本发明提供一种模拟开关，通过第一PMOS管的源极和衬底、第二PMOS管的源极和衬底、第三PMOS管的衬底、第四NMOS管的源极、第五NMOS管的源极和第六PMOS管的漏极连接在第一节点处，使得第一PMOS管、第二PMOS管、第四NMOS管、第五NMOS管和第六PMOS管构成第三PMOS管的偏置电路；第一NMOS管的源极和衬底、第二NMOS管的源极和衬底、第三NMOS管的衬底、第四PMOS管的源极和衬底、第五PMOS管的源极和衬底以及第六NMOS管的漏极连接在第二节点处，使得第一NMOS管、第二NMOS管、第四PMOS管、第五PMOS管和第六NMOS管构成第三NMOS管的偏置电路，从而解决了输出端串扰输入端造成的漏电风险以及第三PMOS管和第三NMOS管因衬底偏置效应产生的问题。

摘要：本发明提供一种模拟开关，在每个节点处通过PMOS管和NMOS管的搭配创建偏置电路，使得每个导通MOS管均具有一个偏置电路，并通过这些偏置电路确保各导通MOS管(即导通PMOS管和导通NMOS管)能够完全关闭，从而解决了所述输出端串扰所述输入端造成的漏电风险。还通过偏置电路确定各节点处的电压，从而解决各导通MOS管因衬底偏置效应产生的问题。

摘要：本发明提供一种开关电路，开关电路的第一PMOS管的源极和衬底以及第一NMOS管的源极和衬底均连接输入端，第二NMOS管的源极和衬底以及第二PMOS管的源极和衬底均连接输出端。使得开关电路导通时，由于第一PMOS管的衬底和第一NMOS管的衬底均与输入端短接，第二PMOS管的衬底和第二NMOS管的衬底均与输出端短接，促使第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管没有偏置，从而解决了开关电路中PMOS管和NMOS管的衬底偏置效应产生的对阈值电压的影响以及导通电阻增大等问题，还解决了输出端串扰所述输入端造成的漏电风险。

摘要：本发明提供一种模拟开关，通过第一PMOS管和第二PMOS管的偏置点相接，第一NMOS管和第二NMOS管的偏置点相接，使得模拟开关关闭时，第一PMOS管和第二PMOS管的衬底透过第三PMOS管接到最高电平，使得第一PMOS管和第二PMOS管可以完全关闭；第一NMOS管和第二NMOS管的衬底透过第三NNMOS管接到最低电平，使得第一NMOS管和第二NMOS管完全关闭，从而解决了输出端串扰输入端造成的漏电风险；还使得模拟开关导通时，第一PMOS管的源极和衬底短接，第二PMOS管的源极和衬底短接，第一NMOS管的源极和衬底短接，第二NMOS管的源极和衬底短接，从而使得第一PMOS管、第二PMOS管、第一NMOS管和第二NMOS管均没有出现偏置效应，解决了因衬底偏置效应产生的问题。

摘要：本发明提供一种模拟开关，在每个节点处通过PMOS管和NMOS管的搭配创建偏置电路，使得每个导通MOS管均具有一个偏置电路，并通过这些偏置电路确保各导通MOS管(即导通PMOS管和导通NMOS管)能够完全关闭，从而解决了所述输出端串扰所述输入端造成的漏电风险。还通过偏置电路确定各节点处的电压，从而解决各导通MOS管因衬底偏置效应产生的问题，还使得每个节点处的电压为全电压域，且模拟开关的反应速度加快。

摘要：本发明提供一种模拟开关，模拟开关包括第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管、第三NMOS管和第四NMOS管。当模拟开关导通时，第一电路节点的导通电位通过第三NMOS管或第四NMOS管来确定，解决了第一PMOS管和第二PMOS管因衬底偏置效应产生的对阈值电压的影响以及导通电阻增大等问题，保证第一PMOS管和第二PMOS管完全导通。相应地，第二电路节点的导通电位通过第三PMOS管或第四PMOS管来确定，解决了第一NMOS管和第二NMOS管因衬底偏置效应产生的对阈值电压的影响以及导通电阻增大等问题，保证第一NMOS管和第二NMOS管完全导通。如此，解决了模拟开关的第二电压端和第一电压端串扰造成的漏电风险。

摘要：本发明提供一种碳化硅功率半导体器件及其形成方法，碳化硅功率半导体器件包括形成于器件层中的至少两个源漏区，相邻的两个源漏区之间的器件层中形成有接触区，且源漏区靠近接触区的一侧壁呈台阶状，所述器件层上形成有介质层，所述介质层中具有一开口；第一欧姆接触层，第一欧姆接触层覆盖开口的底部的部分接触区；第二欧姆接触层，第二欧姆接触层填满接触孔，并覆盖第一欧姆接触层、源漏区靠近接触区的侧壁和部分顶表面。由于源漏区靠近接触区的一侧壁呈台阶状，同时开口中的第二侧墙层的底部与源漏区的顶表面之间具有接触孔，由此增加了第二欧姆接触层与源漏区之间的接触面积，从而可以降低第二欧姆接触层与源漏区之间的接触电阻。