摘要：本发明实施例公开了一种三维存储器及其通道孔结构的形成方法，该形成方法通过第一通孔和第二通孔两次通孔形成工艺来形成所述三维存储器中的通道孔结构，大大降低了所述通道孔结构的工艺难度和成本，解决了在相同口径下，通孔深宽比过大导致的工艺难度大和成本高的问题，同时也降低了所述三维存储器的制作工艺难度和成本。

摘要：本申请公开一种沟槽版图结构、半导体器件及其制作方法，其中，所述沟槽版图结构包括：沟槽开口，沟槽开口包括字线台阶区沟槽开口和阵列区沟槽开口；位于相邻两条沟槽开口之间的沟槽孔开口；其中，字线台阶区沟槽开口与阵列区沟槽开口相接，沿垂直于沟槽开口长度延伸方向上，字线台阶区沟槽开口的宽度大于阵列区沟槽开口的宽度。由于将字线台阶区沟槽开口的宽度进行增大处理，使得字线台阶沟槽底部的尺寸增加，在沉积金属过程中，字线台阶区的金属堆积厚度，相对于未增加宽度的字线台阶区沟槽底部金属堆积厚度较薄，从而在后续从沟槽中分离金属的步骤中，使得金属能够有效分离，从而避免了金属栅和金属栅之间的漏电。

摘要：一种存储器件的形成方法，包括：提供底层基底，所述底层基底上具有控制电路；在控制电路上形成顶层基底，在形成顶层基底的过程中采用原位掺杂工艺在所述顶层基底中掺杂导电离子，所述顶层基底具有预设优化厚度，顶层基底包括第一衬底和位于第一衬底上的第二衬底，第一衬底中导电离子的浓度大于第二衬底中导电离子的浓度；在所述顶层基底上形成存储单元电路，所述存储单元电路和所述控制电路电学连接。所述方法使存储器件的性能提高。

摘要：本发明公开了一种三维存储器及其制作方法，包括：S1、提供一半导体衬底；S2、在半导体衬底一表面上形成存储结构，其中，存储结构包括：位于半导体衬底一表面上、且沿竖直方向叠加的多个绝缘层，多个贯穿多个绝缘层的沟道孔及位于沟道孔内的堆叠结构，多个贯穿多个绝缘层的沟槽，覆盖相邻两个绝缘层之间相对表面和相应堆叠结构侧壁的介质层；S3、沉积金属层以覆盖介质层的内壁表面和绝缘层朝向沟槽的侧面；S4、回刻蚀金属层，以形成位于介质层的内壁中的金属栅；S5、重复步骤S3和S4预设次数。本发明提供的技术方案，在制作三维存储器时，多次重复沉积金属层和回刻蚀金属层的步骤，进而提高形成的金属栅的质量。

摘要：本方案提供的化学机械研磨方法，在三维存储器的外围电路区域以及存储区域沉积氧化层后，对外围电路区域进行第一道刻蚀，使得外围电路区域的氧化层的最低高度与存储器区域中台阶的最高高度相同；并在三维存储器的氧化层上形成阻挡层；然后对存储区域进行第二道刻蚀，并对三维存储器的阻挡层以及氧化层同时进行化学机械研磨，直至存储区域中台阶区域所对应的氧化层的最低高度等于所述台阶的最高高度；然后再去除三维存储器中剩余的阻挡层。可见，本方案在氧化层的表面形成阻挡层，且，阻挡层的去除速度要比氧化层的去除速度慢，因此增加的阻挡层可以保护存储区域的结构，避免现有技术中由于Dishing defect的影响，提高三维存储器整体工艺均匀性，提高良率。

摘要：本发明提供了一种半导体器件及其制作方法，通过在所述半导体基底表面形成抗反射层，所述抗反射层对应所述器件制作区的厚度小于所述抗反射层对应所述边缘区域的厚度，其中，厚度较小的器件制作区的抗反射层易于被刻蚀，利于半导体器件的制作，同时，围绕器件制作区的边缘区域由于较厚抗反射层，避免了半导体器件由于边缘区域被刻蚀造成的缺陷，提高了三维存储器的良率。

摘要：本发明实施例公开了一种三维存储器测试结构及其制作方法、测试方法，该三维存储器测试结构曝露所述第M层金属栅极的部分区域，从而在研发过程中，可以利用该测试方法通过直接利用探针测试第M层金属栅极的电阻，来获得所述三维存储器测试结构中金属栅极的填充性能，从而比较不同工艺下金属栅极的填充性能，而无需等整个三维存储器的后端工艺制作完成后再测试金属栅极的填充性能，缩短了研发周期，降低了研发成本。

摘要：一种三维存储器及其形成方法，其中，三维存储器包括：衬底，所述衬底包括相邻的器件区和连接区；位于所述器件区和连接区衬底上的多个分立的叠层结构，所述叠层结构包括多层重叠的栅极；位于相邻叠层结构之间的器件区衬底上的隔离层；位于所述连接区衬底上的连接结构，所述连接结构连接相邻的叠层结构，所述连接结构包括多层重叠的电连接层，各层电连接层两端分别连接相邻叠层结构中位于同一层的栅极；分别位于各层栅极表面的若干插塞，各插塞与所接触的栅极、与所接触栅极位于同一层的栅极、以及与所接触栅极位于同一层的电连接层电连接。所述形成方法能够减少插塞的数量，简化工艺，减小存储器的体积，提高芯片的空间利用率。

摘要：本发明提供了一种3D NAND存储器件及其制造方法、封装方法，通过绝缘环将环内和环外的堆叠层隔离开，绝缘环内仍为氧化物层和氮化物层的堆叠，绝缘环外为氧化物层和金属层的堆叠，绝缘环内的氧化物层和氮化物层的堆叠易于贯通接触孔的形成，而绝缘环外金属层保证了存储阵列字线的电连接，这种结构的贯通接触孔便于实现存储器件同CMOS芯片的连接，且易于同现有的工艺集成，特别是当堆叠层的厚度不断增加后，无需刻蚀金属堆叠来形成贯通接触孔，利于工艺的实现和集成度的不断提高。

摘要：本发明公开了一种三维存储器及其制作方法，包括：提供半导体衬底；在半导体衬底一表面形成金属层；对金属层刻蚀为共源极；在半导体衬底朝向共源极一侧形成存储结构，存储结构包括：位于共源极背离半导体衬底一侧多个绝缘层，多个贯穿多个绝缘层的沟道孔及位于沟道孔内的堆叠结构，多个贯穿多个绝缘层的沟槽、且一沟槽对应共源极，以及，位于相邻两个绝缘层之间的栅结构；对沟槽进行绝缘填充；在存储结构背离半导体衬底一侧形成第一电极连线和多个第二电极连线，第一电极连线与共源极通过过孔接触，每一第二电极连线与一堆叠结构接触，将共源极制作为条形结构，减小共源极的体积占比，进而改善整个三维存储器的应力，利于后续制作工艺的进行。