摘要：本发明提供了一种存储器的形成方法，在对应字线位置且靠近有源区的隔离区中形成微沟槽；在有源区中形成栅极，以及在对应字线位置的隔离区中形成导电层，导电层填充微沟槽并与栅极连接，以构成字线。即，填充有导电层的微沟槽和有源区中的衬底在高度方向上至少部分空间重叠，从而，当所形成的存储晶体管导通时，在微沟槽与有源区衬底空间重叠的衬底区域中也能够形成一导电区域，导电区域构成了导电沟道的一部分，这相当于增加了导电沟道的宽度，有利于提高存储晶体管的驱动电流和导通电流。

摘要：本发明提供了一种存储器，字线包括位于所述有源区中的栅极和位于隔离区中的导电层，栅极和导电层相互连接，在对应字线位置且靠近栅极下方的衬底的隔离区中还形成有微沟槽，微沟槽中填充有导电层，从而使填充有导电层的微沟槽和有源区中的衬底在高度方向上至少部分空间重叠。当存储晶体管导通时，在微沟槽与有源区衬底空间重叠的衬底区域中也能够形成一导电区域，导电区域构成了导电沟道的一部分，这相当于增加了导电沟道的宽度，有利于提高存储晶体管的驱动电流和导通电流。

摘要：本发明提供一种半导体器件结构及制备方法，制备方法包括：提供硅材料层；于硅材料层上形成中间结构，至少包括第一金属层，直接形成于硅材料层上表面，中间结构还包括第二金属层，形成于第一金属层上，第二金属层与第一金属层的材料不同；于中间结构上表面形成绝缘层，在绝缘层的形成过程中，同时第一金属层与硅材料层的硅元素充分反应生成第一硅化金属层，第一硅化金属层反应生成前，中间结构还包括第二硅化金属层，形成于第二金属层下表面。本发明的半导体器件结构可以与硅材料之间形成较低的接触电阻；本发明的半导体器件结构可以直接最为耐高温的导线；本发明的半导体结构可以解决堆叠栅极结构的接触电阻的问题并同时保证堆叠栅极结构的效能。

摘要：本发明公开了一种芯片堆栈立体封装结构，包括：存储器芯片堆栈体，存储器芯片堆栈体的一安装表面包括一覆晶接合区；重布线层，形成于存储器芯片堆栈体的安装表面上；基板，具有一窗口孔，存储器芯片堆栈体的安装表面安装于基板下，以使得存储器芯片堆栈体的覆晶接合区显露在基板的窗口孔中；及缓存芯片，经由窗口孔对准地设置于存储器芯片堆栈体的覆晶接合区上，缓存芯片覆晶接合于重布线层。将基板和缓存芯片分布设置于重布线层的一面，存储器芯片堆栈体设置于重布线层的另一面，通过重布线层实现了基板与缓存芯片连接，缓存芯片与存储器芯片堆栈体连接，不仅减小了封装结构的厚度，缩小了封装结构的体积，缩短了信号传输路径。

摘要：本发明提供一种填充沟槽形成触点的方法，通过控制刻蚀反应压力使得沟槽上部的阶梯覆盖膜的刻蚀移除量大于沟槽下部的阶梯覆盖膜的刻蚀移除量，以降低沟槽形貌的深宽比；藉由沉积及刻蚀循环的方式，完成较高深宽比的无缝隙薄膜填充，避免了缝隙对薄膜结构和电性能的影响；在同一反应室内完成沉积及刻蚀工艺，降低工艺成本；本发明制备动态随机存取存储器的方法可以制备具有无缝隙薄膜填充位线接触沟槽的动态随机存取存储器，并降低工艺复杂性及成本，提高所述动态随机存取存储器的存储能力。

摘要：本发明提供一种半导体存储器及其制造方法，所述半导体存储器包括：半导体衬底，形成有多个内存数组结构中的第一焊盘以及内存数组结构之外且位于所述第一焊盘外周的若干第二焊盘；双面电容器阵列，形成于所述第一焊盘上，所述双面电容器包括U型的第一导电层、电容介质以及第二导电层；及支架筒，形成于所述第二焊盘上，所述支架筒包括虚置孔以及在所述虚置孔內的U型截面的第一导电层。本发明以多重图案方法以及边界工艺强化的支撑架结构，制造出六方阵列排布的双面电容器，具有较大的高度与宽度比，可有效提高单位面积下的电容值，同时通过设计边际区域的掩膜图形，可以获得形貌良好的边际电容器结构，提高半导体存储器的存储能力及结构稳定性。

摘要：本发明提供一种半导体器件及其制造方法，该制造方法包括：在半导体衬底中形成多个浅沟槽隔离结构；在各个浅沟槽隔离结构中形成多个栅沟槽和掺杂区；在多个栅沟槽的底表面和侧壁之上形成栅电介质层；在栅电介质层上形成第一功函数层；形成填充多个栅沟槽的栅导电层；刻蚀位于多个栅沟槽之间的掺杂区，形成位元线接触通道并暴露出其下方的漏区，并将功函数调整元素掺杂到漏区；向位元线接触通道中填充多晶硅，形成位线接触；以及通过热处理使功函数调整元素进入部分第一功函数层中以形成第二功函数层，其中第二功函数层具有比第一功函数层低的功函数。本发明改善了栅诱导漏极泄漏(GIDL)发生的可能性，提高了MOSFET的可靠性，进而提升产品良率。

摘要：本发明提供一种半导体器件及其制备方法，所述方法包括：提供具有第一区域与第二区域的基底，第一区域与第二区域交界处具有第一边界，在第二区域上形成栅极多晶硅层，且栅极多晶硅层靠近第一区域的一侧具有一第二边界，在基底上依次形成栅极金属层与栅极保护层，接着依次刻蚀栅极保护层、栅极金属层和栅极多晶硅层，使所最终形成的虚拟晶体管更加靠近所述第一区域，从而节省了第二区域的面积，提高了半导体器件的面积利用率。

摘要：本发明提供一种化学机械研磨垫及其制备方法，该化学机械研磨垫包括：基底及形成于所述基底上的研磨层，其中所述研磨层的表面具有：多个均匀有序分布的微突起结构；多个沟槽，形成于多个所述微突起结构之间；其中，所述研磨层表面的孔隙率为30％～50％。通过利用多孔阳极氧化铝为模板，采用纳米复制技术制备出新型的表面拥有可调控纳米阵列结构的化学机械研磨垫，该研磨垫提高了化学机械研磨速率，降低了所处理晶圆的表面刮伤，并保证了研磨后晶圆间的均一性。

摘要：本公开是关于一种晶圆测试结构及晶粒制造方法、芯片，所述晶圆测试结构包括：晶圆本体和检测焊垫，所述晶圆本体上设置有切割区和功能区；检测焊垫，位于所述切割区内，和所述功能区连接，所述检测焊垫为用于晶圆测试的焊垫。由于切割区在后续加工中将被切除，检测焊垫仅在晶圆测试阶段作为工程分析使用，切除后不影响晶圆功能，通过将检测焊垫设置在切割区，并且和功能区连接，既保证了在晶圆测试阶段，能够通过检测焊垫测试晶圆，又解决了由于将检测焊垫设置在功能区导致的功能区面积过大，阻碍芯片微型化的问题，并且提高了晶圆有效面积的利用率。