摘要：本发明涉及用于减小发送信号的峰均功率比的方法和装置。提供了一种减小所发送的OFDM信号的峰均功率比的方法和系统。使用前向纠错码对输入信号进行编码以产生对应于所述输入信号的码字。测量对应于所述码字的峰值功率。将所述峰值功率与预定阈值进行比较，并且如果所述峰值功率大于所述预定阈值，则对所述码字中选定位的集合进行操作以有计划地产生其中峰值功率小于预定阈值的所发送的差错码字。

摘要：三路顺序功率放大器包含与主放大器、第1峰值放大器及第2峰值放大器连接的输入电路网络(600)，主放大器(503)、第1峰值放大器(504)及第2峰值放大器(505)还与三路输出电路网络(800)连接。用于输入电路网络(600)的输入端口(501)的输入信号是振幅随时间变化的宽带射频(RF)信号。输出电路网络(800)的输出端口(507)可以经由带通滤波器与天线(506)连接，以使带外频率衰减。

摘要：一种传感器包括：源，所述源包括在接收到能量时产生电磁近场的电磁结构；以及检测单元，所述检测单元包括布置在所述源附近的至少一个线圈，使得所述电磁近场借助电感耦合而感生出经过所述线圈的电流。所述传感器还包括：测量单元，所述测量单元用于测量在所述线圈两端的电压；以及处理器，所述处理器用于在检测所述电压的值的改变时检测在所述源附近是否存在目标结构。所述目标结构是在与所述源相距一段距离处移动的电磁结构。

摘要：一种半导体装置包括：分层结构，该分层结构形成在所述半导体装置的不同深度平行延伸的多个载流子沟道；以及栅电极，该栅极电极具有不同长度的多个栅极指，多个栅极指穿透所述分层结构以到达并控制处于不同深度的对应载流子沟道。所述半导体装置还包括载流子电极，该载流子电极具有不同长度的多个载流子指，多个载流子指穿透所述分层结构以接入对应的载流子沟道。所述载流子指与所述栅极指相间交错。

摘要：一种半导体器件(100)包括：半导体结构(170)，其形成载流子沟道(140)；势垒层(171)，其接近半导体结构设置；以及一组电极(120、125、130)，其用于提供并控制载流子沟道中的载流子电荷。该势垒层由具有与载流子沟道的导电类型相反的导电类型的杂质至少部分地掺杂。该势垒层的材料具有比该半导体结构中的材料的带隙和热导率大的带隙和热导率。

摘要：一种半导体器件包括：半导体结构，该半导体结构包括形成具有载流子电荷的载流子沟道的第一掺杂层(16)；第二掺杂层(13)，该第二掺杂层具有与第一掺杂层的导电类型相同的导电类型；势垒层，该势垒层隔着第二掺杂层接近所述半导体结构设置，其中，所述势垒层包括掺杂层(11)，该掺杂层具有与第二掺杂层的导电类型相反的导电类型；以及一组电极，该组电极提供和控制载流子沟道中的载流子电荷。

摘要：一种高电子迁移率晶体管(HEMT)包括沟道半导体结构(160)，其包括层的堆叠体，该层的堆叠体按照层的材料的极化幅度的顺序布置在彼此顶部上，以在由堆叠体中各对层形成的异质结处形成多个载流子沟道。层的堆叠体包括第一层和第二层。第一层的极化幅度大于在堆叠体中布置在第一层下方的第二层的极化幅度，并且第一层的宽度小于第二层的宽度以形成沟道半导体结构的阶梯轮廓。HEMT包括包含重掺杂半导体材料的源极半导体结构(140)和包含重掺杂半导体材料的漏极半导体结构(150)。HEMT包括源极(110)、漏极(120)以及调制载流子沟道的导电率的栅极(130)。栅极具有阶梯形状，该阶梯形状具有跟踪沟道半导体结构的阶梯轮廓的趋势和竖直部。

摘要：半导体器件包括至少三个臂。第一臂和第二臂的沟道延伸至第三臂的沟道。当因第一电压的施加而产生的电流从第一臂向第二臂流动时，生成从第一臂和第二臂的沟道到第三臂的沟道的弹道电子流。鳍结构位于第三臂中并且包括处于该鳍结构上方的栅极。栅极是使用第二电压来控制的。鳍结构被形成为对能量场结构进行感应，该能量场结构按第二电压的量移位，以控制栅极的弹道电子流穿过的开口，从而使弹道电子经受衍射然后经受干涉，该开口又改变耗尽宽度。

摘要：包括源极、栅极和漏极的场效应晶体管器件的设备和方法。该晶体管包括位于源极、栅极和漏极下方的半导体区域位置。使得半导体区域可以包括氮化镓(GaN)层和III族元素氮化物(III‑N)层。其中，GaN层包括带隙，并且III‑N层包括带隙。使得III‑N层带隙高于GaN层带隙。半导体区域的子区域位于栅极下方并且在子区域中的选定位置处掺杂有Mg离子。

摘要：一种晶体管器件，包括源极(104)和漏极(105)，所述源极和所述漏极位于沿竖直方向(V)的一位置处的水平面处。栅极(111)位于沿所述竖直方向比源极和漏极水平面更高的水平面处。所述源极和漏极水平面下方的第一区域包括第一III族氮化物(III‑N)层、所述第一III‑N层上的第二III‑N层。所述栅极下方的第二区域包括第一III‑N层、所述第一III‑N层上的第二III‑N层以及所述第二III‑N层上的第三III‑N层。所述第三III‑N层在沿晶体管的宽度的选择性位置处延伸穿过所述第二III‑N层并延伸到所述第一III‑N层的一部分中。所述第三III‑N层为P型掺杂的，并且所述第一III‑N和第二III‑N层为非故意掺杂的。