摘要：本发明公开一种模具，包括本体、至少一顶针以及供气单元。本体具有成型腔室与气压腔室，其中成型腔室适于成型工件。顶针穿设在本体上。顶针具有顶出端与抵压端，其中抵压端位于气压腔室中，顶出端从气压腔室朝向成型腔室延伸。供气单元连接至气压腔室。当工件在成型腔室中成型之后，供气单元提供气体至气压腔室，以顶推顶针的抵压端，并驱动顶针的顶出端将工件顶离本体。本发明的模具，具有较简单及较低成本的推离结构以取出工件。

摘要：本发明公开一种非平面晶体管的制作方法。首先提供一基底，基底上包含多个预定形成的隔离区以及鳍状区的区域，两者间隔排列。接着进行一第一蚀刻制作工艺，以于隔离区的基底中形成多个具有一第一深度的第一沟槽。然后于鳍状区的基底中形成至少一掺质区。随即进行一第二蚀刻制作工艺使该第一深度加深至一第二深度，并在鳍状区中形成多个鳍状结构。接着于第一沟槽中形成多个浅沟槽隔离。最后于鳍状结构上形成至少一栅极。

摘要：本发明公开一种多栅极场效晶体管及其制作工艺，包含有一基底、一介电层以及至少一鳍状结构。基底具有一第一区以及一第二区。介电层仅位于第一区中的基底中。至少一鳍状结构位于介电层上。此外，本发明也提供一种多栅极场效晶体管制作工艺用以形成前述的多栅极场效晶体管。

摘要：本发明公开一种半导体装置及其制作方法。半导体装置包括鳍状突起结构、绝缘结构、栅极结构、以及外延结构。鳍状突起结构延伸出基板的表面且具有一顶面以及二侧面。绝缘结构环绕鳍状突出结构。栅极结构包覆部分鳍状突起结构的顶面以及二侧面，以及覆盖部分绝缘结构。其中位于栅极结构下方的绝缘结构具有一第一顶面，位于栅极结构两侧的绝缘结构具有一第二顶面，且第一顶面与高于第二顶面。外延结构设置于栅极结构的一侧且直接接触鳍状突起结构。

摘要：本发明公开一种静态随机存取存储器，包含多个静态随机存取存储器单元设于一基底上，其中各静态随机存取存储器单元包含：一栅极结构设于基底上；一第一层间介电层环绕栅极结构；一接触插塞设于第一层间介电层中；一第二层间介电层设于第一层间介电层上；以及一第二接触插塞设于第二层间介电层中并电连接第一接触插塞。

摘要：本发明公开一种鳍状晶体管与鳍状晶体管的制作方法。该鳍状晶体管，包含一基底，其上定义有多条鳍状结构，一栅极结构横跨各个鳍状结构以及二外延层分别设置于栅极结构的两侧，其中各个外延层的一上表面包含一第二凹凸轮廓，一接触插塞接触第二凹凸轮廓，第二凹凸轮廓可使得接触插塞和外延层的接触面积增加。

摘要：本发明公开一种具有自我对准间隙壁的半导体结构及其制作方法，该制作方法包含首先提供一基材，至少二栅极结构设置于基材上，位于各个栅极结构之间的基材曝露出来，然后形成一氧化硅层覆盖曝露的基材，形成一含氮材料层覆盖各个栅极结构和氧化硅层，然后蚀刻含氮材料层形成一第一自我对准间隙壁于各个栅极结构的一侧壁，并且曝露出部分的氧化硅层，其中各个侧壁相对，移除曝露的氧化硅层以形成一第二自我对准间隙壁，其中第一自我对准间隙壁和第二自我对准间隙壁于该基材上定义出一凹槽，最后形成一接触插塞于凹槽中。

摘要：本发明公开一种具有外延层的半导体结构，包含一基底，其上定义有一第一导电型态区域以及一第二导电型态区域，多条第一鳍状结构位于该基底上并位于该第一导电型态区域内，以及多条第二鳍状结构位于该基底上并位于该第二导电型态区域内，多个第一栅极结构位于该第一导电型态区域内，多个第二栅极结构位于该第二导电型态区域内，以及至少两第一冠状外延层，设置于该第一导电型态区域内，以及多个第二外延层，设置于该第二导电型态区域内，该第二外延层的形状与该第一冠状外延层不同。

摘要：本发明公开一种半导体装置及其制作方法，半导体装置包括基底、第一晶体管、第二晶体管以及第三晶体管。基底包括高压区、中压区以及低压区。第一晶体管设置在该高压区内并包括第一栅极介电层以及第一栅极电极。第二晶体管，设置在该低压区内并包括多个鳍状结构以及第二栅极电极。第三晶体管，设置在该中压区内并包括第三栅极介电层以及第三栅极电极，其中该第一栅极电极的最顶表面、该第二栅极电极的最顶表面以及该第三栅极电极的最顶表面相互齐平。

摘要：本发明公开一种半导体元件及其制作方法，其中该制作半导体元件的方法首先提供一第一基底包含一高压区以及一中压区以及一第二基底包含一低压区以及一静态随机存取存储器区，其中高压区包含一高压元件，中压区包含一中压元件，低压区包含一鳍状结构场效晶体管且静态随机存取存储器区包含静态随机存取存储器。然后进行一接合制作工艺利用混合接合制作工艺、硅贯通中介层(through‑silicon interposer,TSI)或重布线层等方式接合第一基底以及第二基底。