摘要：本发明公开了一种IGBT结构，该IGBT结构中的集电极区域和基区之间的PN结界面为类波浪形界面。这种结构增大了PN结界面的实际面积，将有效提高IGBT集电极端的单位硅片面积发射效率，提高了器件的导电能力。本发明还公开了一种IGBT结构的制备方法。

摘要：本发明公开了一种LDMOS高压器件结构，该LDMOS高压器件中，漂移区内的硅表面有与该LDMOS高压器件的漂移区掺杂类型相反的埋层注入区，该埋层注入区设计为由两段以上相互分离的注入区组成。

摘要：本发明公开了一种高压LDMOS器件的制造方法，包括如下步骤：第1步，在衬底上采用光刻和离子注入工艺形成一个与衬底的掺杂类型相反的漂移区。第2步，在硅片表面制造隔离结构。第3步，在衬底和漂移区采用光刻和离子注入工艺形成与衬底的掺杂类型相同的体区和漂移区反型层。第4步，在硅片表面生长栅氧化层和多晶硅，刻蚀该层多晶硅从而形成多晶硅栅极和漏端多晶硅场板。第5步，在体区和漂移区中进行重掺杂离子注入形成体电极引出端、源区引出端和漏区引出端；再在硅片表面淀积一层介电层、在介质层上形成接触孔、在各接触孔中形成金属电极。本发明在保证高压LDMOS器件的性能的前提下，减少了工艺步骤、降低了制造成本，并可在BCD工艺平台的集成。

摘要：本发明公开了一种绝缘栅双极晶体管结构的制造方法，包括：在器件的N体区注入P型杂质；利用硬掩模版制作沟槽；进行带角度的N型杂质注入，将N型杂质注入到沟槽侧壁中；对沟槽区域栅氧化，并利用此热过程完成对N型杂质的激活和推进，实现对沟道区净掺杂浓度的调节，满足阈值要求；在沟槽中填充栅电极材料，形成栅电极；重掺杂注入N型杂子形成N+发射区，引出发射极以及集电极。本发明还公开了一种绝缘栅双极晶体管结构。本发明的制造方法采用一次P型杂质注入，一次带角度N型杂质注入，能达到沟槽绝缘栅双极晶体管闩锁与阈值电压平衡，本发明的制造方法能降低绝缘栅双极晶体管的制造成本。

摘要：本发明公开了一种绝缘栅双极型晶体管器件结构，包括；N型耐压体区，位于该N型耐压体区上端的P体区，形成于所述P体区两侧的沟道区，位于该沟道区上端和P体区上端的N+发射区，在该N+发射区和沟道区侧端形成的沟槽，位于该沟槽和N+发射区上端的隔离介质层；位于所述隔离介质层上端，由所述P体区引出的发射极；其中，在所述N型耐压体区的下端依次形成有超级结结构区、N型区、P+集电区和集电极。本发明还公开了一种绝缘栅双极型晶体管器件结构的制作方法。本发明能够有效减少器件关断损耗。

摘要：本发明公开了一种硅基GaN薄膜的制造方法，首先在硅衬底背面刻蚀出沟槽，然后在硅衬底正面上生长GaN薄膜，也可以先在沟槽中填充或生长加强薄膜，再在硅衬底正面上生长GaN薄膜。本发明的硅基GaN薄膜的制造方法，由于硅衬底背面形成有沟槽，能减少硅衬底的强度，从而在硅衬底正面生长GaN薄膜时由于晶格失配和热失配产生应力的情况下，硅衬底能发生适当的形变来释放GaN与硅衬底之间的应力，减少硅基上大面积生长GaN薄膜时因应力过大而导致硅衬底正面生长的GaN薄膜产生缺陷或裂纹的风险。

摘要：本申请公开了一种测试用例管理方法、装置、设备和存储介质。一种测试用例管理方法，包括：接收输入的BUG的相关信息；根据所述BUG的名称、类型和预定的BUG优先级列表确定所述BUG的优先级；根据所述BUG的优先级向所述对应的维护人员的客户端发送所述BUG的相关信息，以使对应的维护人员修复所述BUG。本申请的技术方案，由于设置了BUG的优先级，可以使得维护人员优先解决优先级比较高的BUG，提高了维护人员的整体效能。

摘要：本发明公开了一种基于数据记录的多功能财务管理系统，本发明涉及财务管理技术领域，财务管理系统包括人机交互模块、录入模块、数据处理模块、数据存储模块、实时监测与分析模块以及深度学习模块，人机交互模块用于用户登录到财务管理系统中，并与财务管理系统中的数据进行交互，本发明的优点在于：通过深度学习模块中的积卷神经网络对录入模块的识别进行优化，进而积卷神经网络分析修正结果与异常数据之间的特征，并由积卷神经网络分析结果的特征，并用分析的特征对其他财务数据进行识别，由用户判断财务数据识别的准确性，进而帮助用户针对识别异常的数据进行快速修正，帮助用户提高财务系统的录入速度。

摘要：本发明公开了一种在超级结MOSFET中集成肖特基二极管的方法，为在所述超级结MOSFET中并联集成有由肖特基接触与衬底形成的肖特基二极管，其中所述肖特基二极管的阳极设置在超级结MOSFET芯片的元胞区域源端的相邻两个体区之间，所述肖特基二极管的阳极与所述超级结MOSFET的源端相连，所述肖特基二极管的阴极共用位于衬底背面的漏电极。超级结MOSFET并联肖特基二极管的结构，利用肖特基二极管的快速开关特性提高超级结MOSFET器件的反向恢复速度。

摘要：本发明公开了一种高压LDMOS器件，在普通高压LDMOS器件的漏端引入围绕高掺杂漏区引出端的异型掺杂环，此异型掺杂环将与原LDMOS器件的漂移区、体区以及源端形成寄生的SCR器件。一方面，LDMOS导通后的电流分布可降低寄生SCR器件的开通电压。另一方面，当此寄生的SCR器件开通后，由于SCR的高导电能力可将整个器件的比导通电阻降低。这样，本发明高压LDMOS器件实际上是普通LDMOS器件和SCR器件的复合器件结构，充分利用了LDMOS和SCR器件各自的优势，实现在满足高反向击穿电压的同时，在一定工作偏压条件下降低器件的比导通电阻。