摘要：本发明涉及一种制造微电子电路元件的方法与集成电路元件，所述制造微电子电路元件的方法，包括：提供具有多个部分完成的微电子元件的基底，微电子元件包括至少部分完成的存储器元件与至少部分完成的晶体管；在部分完成的晶体管部分上形成第一层，以在随后的材料移除步骤中保护至少部分完成的晶体管的部分；形成第二层大体上覆盖部分完成的存储器元件与部分完成的晶体管；移除部分第二层，留下部分的第二层于部分完成的存储器元件上；以及在第二层的部分移除后，从部分完成的晶体管移除至少实质部分的第一层。

摘要：本发明提供一种具有光导管的影像感测装置及其制造方法。形成一影像感测数组于基底上，该影像感测数组包括多个光传感器，且相邻的光传感器之间具有一空间。形成具有第一折射系数的第一介电层于上述空间上方，但并不在光传感器上。形成具有第二折射系数的顺应的第二介电层于第一介电层侧壁上。形成具有第三折射系数的第三介电层于光传感器上方，但并不在上述空间上。第三折射系数大于第二折射系数。其中，一光导管是由形成于每一光传感器上方的第二、第三介电层所构成，其能避免入射光照到其它光传感器。

摘要：本公开提供一种装置包括衬底、第一层吸气剂材料、第一电极、绝缘元件、第二电极、第一输入‑输出电极及第二输入‑输出电极。所述第一层吸气剂材料沉积在所述衬底上。所述第一电极形成在第一导电层中，所述第一导电层沉积在所述第一层吸气剂材料上。所述第一层吸气剂材料对于氢气具有比所述第一电极高的吸气能力。所述绝缘元件形成在压电层中，所述压电层沉积在所述第一电极上。所述第二电极形成在第二导电层中，所述第二导电层沉积在所述绝缘元件上。所述第一输入‑输出电极导电性地连接到所述第一层吸气剂材料。所述第二输入‑输出电极导电性地连接

摘要： 本发明公开了一种陶瓷纪念品及其制作方法，它是首先在未烧取的素陶土上拓取新生儿足板凹印，同时在素陶土面上记载其它内容，然后烧制成型为新生儿陶瓷足印纪念品。这种纪念品形式新颖，是一种值得珍藏的表达永远的血缘、亲情的纪念品，它留下了婴儿的“人间第一步”。

摘要：一种分离栅极快闪内存单元(Split Gate Flash Memory Cell)的字符线(WordLine)结构及其制造方法。此方法先提供分离栅极快闪内存单元的栅极结构，其中此栅极结构上形成有字符线的材料层。再在此字符线材料层上形成覆盖层。接着，利用化学机械研磨(CMP)技术移除部分的覆盖层与部分的字符线材料层。在暴露的字符线材料层的表面上形成氧化层后，去除剩下的覆盖层及其下方的字符线材料层，从而形成分离栅极快闪内存单元的方型(Box-shape)字符线。

摘要：本发明有关于一种图像感应元件及其系统芯片半导体结构，其中该图像感应元件的基底具有光感应区于其内和/或其上；互连线结构在基底上方，并包含多条金属线设于多个金属层间介电(IMD)层内。至少一个IMD层微透镜设于至少一IMD层内，并位于光感应区上方。在IMD层之间优选设置阻挡层，且IMD层微透镜和蚀刻停止层的折射率大于IMD层的折射率。在金属线上优选设置覆盖层，特别是当金属线包含铜时。上层微透镜可设置于互连线结构之上。本发明对于密集的像素区和/或高度整合的嵌入式结构(例如三层以上结构)无HDP间隙填充问题，并且不需额外的步骤去移除在光感应区上方的阻挡层。

摘要：本发明提供了一种制造半导体器件的方法。该方法包括在衬底上方形成第一III-V族层。第一III-V族层包括具有第一表面形态的表面。该方法包括穿过表面对第一III-V族层实施离子注入工艺。离子注入工艺将第一表面形态改变为第二表面形态。在实施离子注入工艺之后，该方法包括在第一III-V族层上方形成第二III-V族层。第二III-V族层的材料成分与第一III-V族层的材料成分不同。本发明还提供了通过注入降低结漏。

摘要：本发明公开了一种制造半导体器件的方法，该方法包括在硅衬底的第一表面和第二表面上方形成第一介电层，第一表面和第二表面为相对的表面。第一介电层的第一部分覆盖衬底的第一表面，并且第一介电层的第二部分覆盖衬底的第二表面。该方法包括形成从第一表面延伸到衬底中的开口。该方法包括通过第二介电层填充开口。该方法包括去除第一介电层的第一部分而没有去除第一介电层的第二部分。本发明还公开了一种在III-V族制造工艺中形成在硅晶圆的背面上方的保护膜。

摘要：本发明公开了半导体器件以及用于制造半导体器件的方法。示例性半导体器件包括衬底，和设置在衬底上方的第一介电层。半导体器件还包括缓冲层，设置在衬底的上方以及介电层的沟槽的第一壁和第二壁之间。半导体器件还包括绝缘体层，设置在缓冲层的上方以及介电层的沟槽的第一壁和第二壁之间。半导体器件还包括设置在第一介电层和绝缘体层上方的第二介电层。此外，半导体器件包括鳍结构，设置在绝缘体层上方以及第二介电层的沟槽的第一壁和第二壁之间。本发明还公开了FinFET器件及其制造方法。

摘要：本发明涉及集成电路以及用于制造集成电路的方法。集成电路包括晶格匹配结构。晶格匹配结构可以包括第一缓冲区、第二缓冲区和由AlxGa1-xN/AlyGa1-yN层对形成的超晶格结构。本发明提供了用于硅衬底上的III-V族氮化物层的梯度氮化铝镓和超晶格缓冲层。