摘要：本发明提供了一种半导体器件的集电极结构及TI-IGBT，其中集电极结构包括：相互隔离的集电区与短路区；集电极；覆盖集电区与短路区之间的集电极的绝缘体，绝缘体背离漂移区一侧的表面与集电区和短路区之间的集电极相接触，朝向漂移区一侧的表面与漂移区相接触，且绝缘体与集电区和短路区均相接触；与漂移区的掺杂类型相反的浮空区，浮空区的结深大于短路区的结深，浮空区覆盖短路区靠近集电区一端的表面，不覆盖短路区远离所述集电区一端的表面，且浮空区与绝缘体和漂移区均相接触。由于上述背面结构中从集电区上方传输至短路区的电子通道电阻较大，从而用更小尺寸的集电区就可以完全抑制回跳现象，最终提高了器件的抗短路和功率循环能力。

摘要：本发明公开了一种IGBT的缓冲层结构及其制作方法，属于功率半导体技术领域，该缓冲层包括至少两层N型掺杂层，缓冲层在漂移区和P+集电区之间，制作该缓冲层的方法为：在N-型衬底的背面通过质子辐照形成第一掺杂层，第一掺杂层的掺杂浓度为5e14/cm³–5e16/cm³；在第一掺杂层通过掩膜板划分出掩膜区域和透光区域；通过质子辐照或者离子注入的方法在透光区域形成第二掺杂层，第二掺杂层的掺杂浓度为1e15/cm³–5e17/cm³。本发明可以获得更理想的缓冲层掺杂浓度分布，可以改善开关速度，同时抑制导通压降的波动。

摘要：本发明公开了一种中高压沟槽型功率器件的终端结构及其制作方法，属于半导体功率器件制备技术领域。该终端结构的终端区域至少有一个沟槽，沟槽的两侧均有表面结，靠近有源区的一侧为n型注入结，远离有源区的一侧为p型注入结，沟槽内有填充物。本发明一方面可以在保证器件具有高的击穿电压的同时，缩小了终端保护区的面积，降低了芯片制造成本；另一方面能够降低寄生电荷的影响，提高器件的可靠性。

摘要：本发明提供了一种IGBT，包括：半导体衬底，所述半导体衬底包括漂移区；位于所述漂移区背面且与所述漂移区背面直接电性接触的复合层，所述复合层仅覆盖所述漂移区背表面的部分区域。本发明所提供的IGBT及其制作方法，在漂移区背面的部分区域形成复合层，当器件导通时由于复合层仅位于漂移区背面的部分区域，不会影响集电区载流子注入漂移区，所以保证了器件的导通损耗不增大；当器件关断时形成材料缺陷密度高的复合层会迅速的复合掉靠近其自身的漂移区区域内的载流子，使电流以更快的速度消失，降低了器件的关断损耗；因此本发明所提供的IGBT及其制作方法能够在保证导通损耗不增大的条件下，降低器件的关断损耗。

摘要：本发明公开了一种穿通型IGBT及其制作方法，包括：提供半导体衬底，所述半导体衬底包括基片，形成于所述基片表面的缓冲层以及形成于所述缓冲层表面的漂移区；对所述半导体衬底形成有漂移区的一侧进行第一次减薄；第一次减薄完成后，在所述半导体衬底形成有漂移区的一侧形成正面结构；对所述半导体衬底背离所述漂移区的一侧进行第二次减薄，直至去除部分缓冲层；第二次减薄完成后，在所述半导体衬底形成有缓冲层的一侧形成集电区；在所述集电区表面形成金属电极。利用本发明提供的穿通型IGBT的制作方法，降低了穿通型IGBT器件的制作难度，特别是降低了厚度较薄的中低压穿通型IGBT的制作难度。

摘要：一种TI-IGBT器件，包括器件衬底，所述衬底的正面为MOS元胞，所述衬底的反面为集电极金属，所述器件衬底为所述器件的N^-漂移区，在所述N^-漂移区下方设有N⁺缓冲层，所述N⁺缓冲层下方为集电区，所述集电区与所述集电极金属连接并形成欧姆接触。所述N⁺缓冲层与所述集电区之间还设有缓冲层。这种新型结构可以减小TI-IGBT集电极尺寸，大大改善了TI-IGBT内部电流的均匀性，有效抑制了回跳，提高了芯片的可靠性。

摘要：本发明公开了一种功率半导体器件及其形成方法，属于半导体器件技术领域。本发明所提供的上述功率半导体器件中，所述集电极层为锗层或硅锗层。相较于硅层而言，在相同的掺杂浓度下，所述锗层或硅锗层中具有更大的载流子迁移率、更低的接触势垒以及更低的载流子寿命，从而降低了本发明所公开的功率半导体器件的导通压降和关断时间，且不提高所述功率半导体器件的制作成本，即在不提高制作成本的前提下，解决了现有技术中功率半导体器件导通压降大，关断时间长的问题。

摘要：本发明提供了一种IGBT的制作方法，包括：提供第一硅片和第二硅片，第二硅片为轻掺杂的硅片；在第一硅片和/或第二硅片的一侧形成重掺杂的待形成缓冲层，并使待形成缓冲层与第二硅片的掺杂类型相同；采用键合工艺将第一硅片和第二硅片键合在一起，形成键合硅片，使键合硅片的中间区域为待形成缓冲层，两侧区域中属于第一硅片的区域为衬底，属于第二硅片的区域为待形成漂移区。上述方法通过键合工艺形成缓冲层和漂移区解决了外延工艺导致的自掺杂问题，有利于提高器件的关断速度；键合得到的漂移区比外延生长的漂移区的表面平整度好、缺陷少，有利于后道工序的进行，提高了器件的性能和成品率；并且键合工艺相对于外延工艺的制作成本更低。

摘要：本发明公开了用于半导体功率器件的终端，包含至少两层场板和至少一个场限环；所述每层场板包含至少两块场板，其中，位于主结正上方的各个场板互相连接，并且所述主结与位于该主结正上方的相应场板连接，余下的场板之间通过绝缘材料隔开，同时所述场板位于终端部分的器件衬底外的上方；所述场限环位于终端部分的器件衬底里，在所述场限环的外侧设置有沟道截止环；所述上下相邻各层场板的各块场板上下交错排列，同时所述场板在垂直方向上投影叠加形成的截面的面积与整个终端的横截面积相等。

摘要：本发明公开了一种FRD的制备方法，包括：在N-型衬底上制备芯片的正面结构；在N-型衬底上制备芯片的背面结构；将所述芯片正面结构上表面涂抹光刻胶，再将多孔铅金属薄膜掩膜板覆盖在光刻胶上，然后对芯片进行曝光形成多孔铅掩膜板的孔区域；将所述经过曝光后的芯片进行电子辐照扫描，并进行电子辐照退火；将所述经过电子辐照退火后的芯片去多孔铅金属薄膜掩膜板，去光刻胶；将所述去光刻胶后的芯片背面通过蒸发金属电极，形成芯片的阴极后，获得成品。本发明提供的FRD的制备方法能控制FRD不同区域寿命，提高FRD的关断速度，降低FRD的开关损耗。