摘要：本发明提供一种存储装置以及判断存储单元的写入电流的方法。该方法包括提供第一参考电流至第一操作线以切换存储单元至第一存储状态；提供第二参考电流至跨越第一操作线的第二操作线以切换存储单元至第二存储状态；根据第一比例以及第一参考电流得到第一写入电流；根据第二比例以及第二参考电流得到第二写入电流；通过提供第一写入电流至第一操作线以及提供第二写入电流至第二操作线以编程存储单元。

摘要：本发明是有关于一种具有高源极耦合比的快闪记忆晶胞系统，其包括至少一传统的浮动闸极元件，具有一浮动闸极、一源极及一汲极。此浮动闸极形成于一第一接合面之上，利用由源极往浮动闸极注入电子的方式为此浮动闸极充电，且在浮动闸极上方沉积至少一第一介电层以形成一第二接合面。至少一第一多晶硅层沉积于此第一介电层上方，此第一多晶硅层电性连结到源极。电子穿隧通过第二接合面到浮动闸极以为此浮动闸极充电，因而提高了此浮动闸极的源极耦合比及电荷的储存效率。

摘要：本发明提供一种多字元存储装置及其形成方法，所述形成半导体装置的方法，包括：形成一栅极介电层以及一栅极电极于一半导体基底上，部分地移除该栅极介电层以形成由该栅极介电层分隔的两凹处且该两凹处实质上设置于该栅极电极下方，以及利用氧化层与材料层实质上填满该两凹处以形成两隔离区，以各自容纳一电荷。本发明所述的多字元存储装置及其形成方法，可避免电荷于两区域中扩散及合并，且使形成的装置容纳多于两个电荷。

摘要：本发明是有关于一种可程式化非挥发性记忆体装置及其形成方法，该方法与互补式金氧半导体(CMOS)逻辑装置制程相容，用以改善制程流程，该可程式化非挥发性记忆体装置包括一半导体基底主动区；一闸极介电层在该半导体基底主动区上；一浮接闸极电极在该闸极介电层上；一闸极间介电层在该浮接闸极电极上方；一控制闸极镶嵌电极延伸穿过一绝缘介电层且与闸极间介电层有电性沟通，该控制闸极镶嵌电极位于浮接闸极电极之上。

摘要：一半导体存储器元件，包含有一衬底，以及位于其中的一沟槽。第一与第二浮动栅极在沟槽中延伸，每一个对应第一与第二存储器单元其中之一。因为沟槽可以被制作得非常的深，所以浮动栅极沿着深入衬底的方向的长度就可以非常的长，而浮动栅极对于平行于衬底表面的方向的侧向长度可以维持在很短的状态。此外，虽然存储器单元的侧向长度可以相当的短，位于浮动栅极与沟槽的侧壁之间的绝缘物，其厚度可以相当的厚。延伸于第一与第二浮动栅极之间有一个由第一与第二存储器单元所共用的程序化用栅极电极(programming gate)，且也有一个源极区由第一与第二存储器单元所共用。本发明可以提高元件的集成度。

摘要：一半导体存储器元件，包含有一第一晶体管、一第二晶体管、一源极、一程序化用栅极电极、以及一偏压电路。该第一晶体管具有一浮动栅极。该第二晶体管具有一浮动栅极。该源极为该第一与第二晶体管所共用。该程序化用栅极电极为该第一与第二晶体管所共用，该程序化用栅极电极电性绝缘于该源极。该偏压电路设置用来选择性地施加一偏压于该程序化用栅极电极。本发明可以提高元件的集成度。

摘要：本发明公开了一种MOA健康管理和故障预测方法及系统。其中，该方法包括：建立MOA健康管理和故障预测模型，该MOA健康管理和故障预测模型以MOA特征参数数据为输入、以MOA的健康状态为输出；统计与各种MOA的健康状态相关的运行数据，并基于统计的运行数据构建训练知识库；利用训练知识库中存储的数据对MOA健康管理和故障预测模型进行训练；以及将实时测量的MOA特征参数数据输入已训练的MOA健康管理和故障预测模型，获得MOA的健康状态。通过上述技术方案，利用统计的反映各种MOA的健康状态的运行数据对MOA健康管理和故障预测模型训练，而后将实时的MOA特征参数数据输入已训练的MOA健康管理和故障预测模型，能够获得准确MOA的健康状态，为MOA维护提供依据。

摘要：本发明公开了一种移动式取料装置的快速定位方法，其是应用于一加工机构，加工机构具有一加工机、一取料装置与一定位装置，加工机具有一基座，取料装置具有一架体，定位装置设有多个第一定位件设于上述基座以及多个第二定位件设于上述架体，上述快速定位方法的步骤包含有：移动上述取料装置至加工机的一侧，并使该些第一定位件一对一地结合于该些第二定位件；锁合该些第一定位件与该些第二定位件。通过上述快速定位方法，能够快速地定位加工机与取料装置，有效地提升整体加工效率。

摘要：一种抑制分闸快闪存储单元位元线漏电流的方法，上述存储单元由存储单元页为行列元素，每一存储单元页又以分闸快闪存储单元为行列元素，当欲程序化时，选定的分闸快闪存储单元所属的共用源极线施以源极程序化电压，其他的共用源极线施以至少0.5伏的电压，欲程序化的分闸快闪存储单元所属的共用字线施以控制栅极程序化电压，其他的共用字线接地，共用位元线施以漏极程序化电压，其他的共用字线施以漏极抑制程序化电压；本发明可以抑制分闸快闪存储单元位元线漏电流，而避免了字线干扰的问题。

摘要：本发明揭示一种分离栅极式存储单元及其形成方法。一浮置栅极设置在一衬底上并与其绝缘。衬底具有一有源区，它由一对形成在衬底内的隔离结构所分隔而成。浮置栅极设置在该对栅极结构之间且不与其上表面重叠。一上盖层设置在浮置栅极上。一控制栅极设置在浮置栅极的侧壁且与其绝缘并局部延伸至上盖层的上表面。一源极区形成在衬底内并靠近浮置栅极的一侧。本发明的分离栅极式存储单元及其制造方法，具有较高的源极耦合率，同时又能缩小有源区的间距，可提高存储单元的编程和擦除效率，进一步提高集成电路性能。