摘要：本发明公开一种制作半导体元件的方法。首先提供一基底，该基底上具有一存储区以及一逻辑区，然后形成一堆叠结构于存储区以及一栅极结构于逻辑区，形成一第一遮盖层于堆叠结构及栅极结构上，进行一氧化处里制作工艺以形成一氧化层于第一遮盖层表面，以及形成一第二遮盖层于氧化层上。之后去除部分逻辑区的部分第二遮盖层、部分氧化层以及部分第一遮盖层以形成一间隙壁于栅极结构侧壁。

摘要：本发明公开一种半导体元件及其制作方法，该制作半导体元件的方法为，首先形成一接触结构于一绝缘层内，其中接触结构包含一下半部设于绝缘层内以及一上半部设于部分下半部上方并延伸覆盖部分绝缘层。接着形成一介电层于下半部及上半部上，去除部分介电层以形成一第一开口暴露出部分上半部及部分下半部，之后再形成一电容于第一开口内并直接接触上半部及下半部。

摘要：本发明公开一种半导体结构及其制作方法，该半导体结构包含有半导体基底，具有沟槽绝缘区域、一导电栅极，埋设于该沟槽绝缘区域内、一气隙，介于该导电栅极及该半导体基底之间，以及一介电盖层，设于第二栅极上，密封住该气隙。

摘要：本发明公开一种半导体元件及其制作方法。该制作半导体元件的方法包含，首先形成一第一凹槽于一基底内，然后形成一第一浅沟隔离于第一凹槽内，形成一第一图案化掩模于基底上，再利用第一图案化掩模去除部分第一浅沟隔离以形成一第二凹槽以及去除部分基底形成一第三凹槽，其中第三凹槽下表面低于第二凹槽下表面。

摘要：本发明公开了一种接触结构及其制作方法。制作接触结构的方法，其步骤包含在基底上形成多个掩模条、在每一掩模条周围形成圆形掩模，其中该些圆形掩模彼此接触并与掩模条界定出多个开口图形；以掩模条以及圆形掩模为蚀刻掩模进行蚀刻制作工艺将开口图形转印至基底，以在基底中形成多个凹槽；以及在每一凹槽中填入金属形成接触结构。

摘要：本发明公开一种半导体结构的制作方法，首先，提供一基底，基底上定义有一密集区以及一宽疏区，接着形成一第一介电层于该密集区以及该宽疏区上内，然后形成多个第一凹槽于该密集区中的该第一介电层内，以及形成一第二凹槽于该宽疏区中的该第一介电层内，其中该第二凹槽的一宽度大于该第一凹槽的一宽度三倍以上，接下来，形成一第二介电层填满该第一凹槽内以及填满第二凹槽内，其中该第二介电层位于该宽疏区的一顶部高于该第二介电层位于该密集区的一顶部，以及进行一回蚀刻步骤，移除该密集区内以及该宽疏区内的该第二介电层。

摘要：本发明公开一种半导体结构的制作方法，包含：首先，提供一多层结构位于一基底上，该多层结构至少包含有一第一介电层，一第二介电层位于该第一介电层上，以及一非晶硅层位于该第二介电层上，接着进行一第一蚀刻步骤，移除部分该非晶硅层与部分该第二介电层，以形成一第一凹槽位于该非晶硅层与该第二介电层中，该第一凹槽曝露出部分该第一介电层，然后形成一掩模层于该第一凹槽中，其中该掩模层完全覆盖该第一介电层，接下来进行一第二蚀刻步骤，移除部分该掩模层，并再次曝露出该第一介电层表面，以及进行一第三蚀刻步骤，以剩余的该掩模层为一掩模，移除部分该第一介电层，以于该第一介电层中形成一第二凹槽。

摘要：本发明公开一种具有字符线的半导体结构及其制作方法，具有字符线的半导体结构包含一基底包含一存储器区和一周边元件区，一第一沟槽和一第二沟槽设置于存储器区，一第三沟槽设置于周边元件区内，第一沟槽的宽度最小，第二沟槽的宽度次之，第三沟槽的宽度最大，一第一氧化硅层设置于第一沟槽的下半部，一氮化硅层填入第二沟槽以及第三沟槽，一第三氧化硅层设置于第三沟槽中，一字符线填入第一沟槽的上半部、覆盖第二沟槽内的氮化硅层，其中在与字符线重叠的第二沟槽内的氮化硅层的上表面不低于与字符线重叠的第一氧化硅层的上表面。

摘要：本发明公开一种半导体装置的形成方法，其包含以下步骤。首先，提供一个基底，并且在该基底上形成一个堆叠结构。接着，在该堆叠结构上形成一个图案化含硅掩模层，并通过该图案化含硅掩模层，部分移除该堆叠结构，而在该堆叠结构内形成多个开口。然后，进行一溴处理制作工艺，以在该图案化含硅掩模层的表面形成一溴化物层。最后，进行一溴化物升华步骤，完全移除该溴化物层。

摘要：本发明公开一种用来改善平坦化负载效应的半导体制作工艺，其步骤包含在基底的第一区域与第二区域上形成多个第一凸起图形，其中第一区域中的凸起图形的密度比第二区域中的高、在该基底与该些第一凸起图形上形成第一介电层，其中该第一介电层具有多个对应到下方该些第一凸起图形的第二凸起图形、在第一介电层上形成第二介电层、进行第一平坦化制作工艺移除部分的第二介电层，以露出该些第二凸起图形的顶面、进行一蚀刻制作工艺移除第一介电层的该些第二凸起图形、移除剩余的第二介电层、以及对第一介电层进行另一次平坦化制作工艺。