摘要：本申请实施例提供了一种系统部署状态的可视化方法、装置、设备及可读存储介质，基于系统的部署日志，确定已完成部署的系统和正在部署的系统，基于已完成部署的系统的部署日志，计算已完成部署的系统的部署时长，基于正在部署的系统的部署日志以及正在部署的系统的历史部署日志，获取完成部署的时间，进一步，将已完成部署的系统的版本信息、部署时长、正在部署的系统的版本信息、完成部署的时间，以知识图谱的形式记录。通过展示知识图谱，将已完成部署的系统的版本信息和部署时长，以及正在部署的系统的版本信息和预计部署完成时间可视化。

摘要：本发明提供了一种超级结LDMOS器件的制作方法。该制作方法中形成超级结LDMOS器件中的漂移区的步骤包括：在基底的第一表面上形成第一掩膜层，该第一掩膜层包括间隔设置的多个第一子区域，相邻的第一子区域之间具有与第一表面连通的第一间隔区域；通过第一间隔区域对基底进行掺杂，形成多个第一掺杂区；在第一表面上形成第二掩膜层，该第二掩膜层包括间隔设置的多个第二子区域，该第二子区域与第一子区域交替设置；去除第一掩膜层，以使相邻第二子区域之间具有与第一表面连通的第二间隔区域；通过第二间隔区域对基底进行掺杂，形成多个第二掺杂区，第二掺杂区与第一掺杂区的掺杂类型不同，且多个第一掺杂区和多个第二掺杂区构成漂移区。

摘要：本申请提供了一种LDMOS终端结构以及LDMOS终端结构的制作方法，该LDMOS终端结构包括基底以及场板结构，基底包括衬底、外延层、体区以及漂移区，外延层与衬底层叠设置，且体区与漂移区间隔设置于外延层中，外延层以及体区的掺杂类型相同，漂移区与外延层的掺杂类型不同，漂移区的掺杂浓度大于外延层的掺杂浓度；场板结构位于外延层的远离衬底的一侧，场板结构包括场板本部以及位于场板本部一侧的弧形场板，场板本部与弧形场板之间围成第一通孔，弧形场板在基底中的投影覆盖部分漂移区，体区与漂移区之间的外延层在场板结构中的投影位于第一通孔中。保证了LDMOS器件的击穿电压较高，进而保证了半导体器件的性能较好。

摘要：本申请实施例提供了一种硅电容装置及其制备方法。硅电容装置包括：基板；堆叠电容，形成在所述基板之上，所述堆叠电容包括多层堆叠的电容单元且相邻层的电容单元之间绝缘；其中，堆叠电容的各层电容单元的上极板通过上极板打线连接，堆叠电容的各层电容单元的下极板通过下极板打线连接。本申请实施例提供了一种硅电容装置及其制备方法，以解决传统的硅电容装置由于采用TSV技术实现硅电容垂直互联，导致制备工艺复杂，硅电容装置的成本较高的技术问题。

摘要：本申请实施例提供了一种SiC‑LDMOS器件包括：第一掺杂类型的衬底；第一掺杂类型的外延层，形成在所述衬底之上；间隔设置的源区和漏区；栅极，形成在所述外延层的上方且位于所述源区和漏区之间；第二掺杂类型的多层体区，多层体区自所述外延层的上表面向下依次形成，各层体区的掺杂浓度自上而下依次增大；其中，各层体区的一侧边缘位于所述栅极的下方，多层体区至少为两层的体区；漂移区，设置在多层体区和漏区之间。本申请实施例解决了传统的SiC‑LDMOS器件的短沟道容易发生穿通的技术问题。

摘要：本申请实施例提供了一种横向SiC‑JFET器件及其制备方法。横向SiC‑JFET器件，包括：基底；位于所述基底之上且依次排列的源极和漂移区；位于源极之上依次排列的第一源极接触区、第二源极接触区和沟道区；位于所述沟道区之上的栅极；其中，所述沟道区和漂移区各自为独立结构的沟道区和漂移区。本申请实施例解决了传统横向SiC‑JFET器件的击穿电压调节受到沟道区尺寸的限制的技术问题。

摘要：本申请提供一种金属氧化物半导体器件，涉及MOS改进技术领域，解决顶层金属终端电流拥挤的问题。包括：基底上形成有源区，有源区的预设位置设置接触孔，接触孔内填充接触金属，通过接触孔使得有源区与最底层金属层电连接，最顶层金属层包括顶层金属板和多个顶层金属条，每个顶层金属条与一个漏极接出金属位置对应，顶层金属板将靠近T型接出的树状布局结构的一部分顶层金属条连接在一起，并引导至T型接出的树状布局结构，最顶层金属层的顶层金属板预设位置设置顶层过孔，顶层过孔内填充接触金属，通过顶层过孔使得最顶层金属层与漏极焊盘的T型接出的树状布局结构电连接。可以缓解电流拥挤效应。

摘要：本申请实施例提供了一种半导体器件及横向SiC‑JFET器件的制备方法。半导体器件包括：基底；第二掺杂类型的第二外延层；隔离层，位于所述第二外延层之上，所述隔离层在预设位置设置有栅极位置开窗；在所述栅极位置开窗的内侧边缘形成相对设置的两个栅极限位侧墙；第二掺杂类型的栅极，所述栅极从两个栅极限位侧墙之间的位置在所述第二外延层内形成；其中，所述栅极的线宽为两个栅极限位侧墙之间的宽度。本申请实施例解决了传统半导体器件的栅极的线宽受到光刻系统单次曝光对准极限的限制的技术问题。

摘要：本申请实施例提供了一种横向SiC‑JFET器件，包括：基底；第二掺杂类型的第二外延层；第一掺杂类型的沟道区，位于所述第二外延层内；第二掺杂类型的栅极，位于所述第二外延层内且位于所述沟道区之上，栅极和沟道区形成PN结；栅极绝缘层，所述栅极绝缘层形成在所述栅极之上，且至少覆盖所述栅极；栅极金属，形成在所述栅极绝缘层之上；其中，自上而下设置的栅极金属、栅极绝缘层、栅极、沟道区的设置方式，使得所述栅极和所述沟道区的PN结无法导通。本申请实施例提供了一种横向SiC‑JFET器件及其制备方法，以解决传统横向SiC‑JFET器件的栅极电压受到较大限制的技术问题。

摘要：本申请实施例提供了一种半导体器件及其制备方法，涉及半导体技术领域。该半导体器件，包括：包括：沿垂直方向堆叠的外延层和绝缘层；源极区、栅极区和漏极区相互独立的设置于所述外延层；所述栅极区中的顶栅，设置于所述外延层并延伸至所述绝缘层，且与所述栅极区电性连接；栅极金属接触层，设置于所述绝缘层，且所述顶栅贴合；侧墙结构，沿所述顶栅平面方向设置，且与所述顶栅相贴合，所述侧墙结构的高度不小于所述顶栅的高度。本申请实施例从突破栅极线宽的极限，以及提高各个极区之间的独立性两个维度提供了一种易于制备，且稳定性和可靠性更高的半导体器件。