Patent9 专利在线
高级搜索 ▼
申请号或专利号
公开号
专利名称
专利摘要
申请人
发明人
全部专利
发明专利
实用新型专利
外观设计专利
高级搜索 - 多字段组合检索
+ 增加条件
查询语句:
(请输入搜索条件)
普通搜索
当前查询到
6
条专利与查询词 "
瞿亿帆
"相关,搜索用时1.843713秒!
排序方式:
按相关度排序
按申请日升序↑
按申请日降序↓
按公开日升序↑
按公开日降序↓
发明专利:
6
实用新型:
0
外观设计:
0
共
6
条,当前第
1-6
条
返回搜索页
1:
[发明]
硬件验证方法、电子设备、存储介质及程序产品
申请号:
202511514212.6
公开号:CN121636280A 主分类号:G06F11/273
申请人:
芯华章科技股份有限公司
申请日:2025.10.22 公开日:2026.03.10
发明人:
瞿亿帆
摘要:本公开提供一种硬件验证方法、电子设备、存储介质及程序产品,该方法包括:估算对待测设计进行硬件验证需要的硬件验证板的需求数量,确定所述需求数量的小数部分是否小于阈值;响应于确定所述需求数量的小数部分小于阈值,将所述待测设计切割并分配到硬件验证板和扩展电路板上进行硬件验证。其中,当待测设计的规模只是略微超过单块硬件验证板的容量时,通过扩展电路板配合硬件验证板实现硬件验证,无需占用额外的一整块硬件验证板,节省了成本,提高了硬件验证板的使用率。
详细信息
下载全文
2:
[发明]
处理脚本命令的方法、电子设备和存储介质
申请号:
202311153895.8
公开号:CN117172203A 主分类号:G06F30/398
申请人:
芯华章科技股份有限公司
申请日:2023.09.07 公开日:2023.12.05
发明人:
瞿亿帆
;
衣美佳
摘要:本申请提供一种处理脚本命令的方法、电子设备和存储介质。该方法包括:读取与逻辑系统设计关联的脚本,所述脚本包括多个脚本命令;获取所述脚本中包括的标识符;根据所述标识符在所述多个脚本命令中确定要分析的一个或多个目标脚本命令;运行所述脚本以获取与所述一个或多个目标脚本命令对应的日志消息;以及根据所述标识符分析所述日志消息。
详细信息
下载全文
3:
[发明]
用于仿真逻辑系统设计的方法、电子设备及存储介质
申请号:
202411059880.X
公开号:CN119150777A 主分类号:G06F30/343
申请人:
芯华章科技股份有限公司
申请日:2024.08.02 公开日:2024.12.17
发明人:
瞿亿帆
;
李炳旭
摘要:本申请提供一种用于仿真逻辑系统设计的方法、电子设备及存储介质,通过第一硬件仿真工具仿真第一逻辑系统设计以得到第一逻辑系统设计的仿真波形数据,将该仿真波形数据转换为可综合波形逻辑,通过第一硬件仿真工具仿真基于可综合波形逻辑和第一逻辑系统设计生成的第二逻辑系统设计,从而可以将仿真波形数据连续运行,避免了以离散的形式回放波形数据带来的运行效率低下的问题。
详细信息
下载全文
4:
[发明]
待测设计的回归测试方法、设备及存储介质
申请号:
202111554601.3
公开号:CN114662430A 主分类号:G06F30/34
申请人:
芯华章科技股份有限公司
申请日:2021.12.17 公开日:2022.06.24
发明人:
瞿亿帆
;
许奕旻
;
高翔
摘要:本申请提供一种待测设计的回归测试方法及相关设备,方法包括:获取第一待测设计的第一激励和第一响应,所述第一响应为在第一验证环境中基于所述第一激励运行所述第一待测设计得到;基于所述第一激励生成第二激励;在第二验证环境中基于所述第二激励对第二待测设计进行硬件仿真,得到第二响应;其中,所述第二验证环境与所述第一验证环境不同;比较所述第二响应和所述第一响应,得到回归测试结果。本申请实施例采用波形录制、转换和回放实现原有激励的完全复现,复现后的激励波形不失真,不增加额外的开发成本,保证了复现前后的激励的一致性,从而降低了回归测试的成本。
详细信息
下载全文
5:
[发明]
在云系统上进行云计算的方法、装置及存储介质
申请号:
202310187672.7
公开号:CN118535316A 主分类号:G06F9/50
申请人:
芯华章科技(北京)有限公司
申请日:2023.02.22 公开日:2024.08.23
发明人:
瞿亿帆
;
衣美佳
;
张雄
摘要:本申请提供一种在云系统上进行云计算的方法。所述方法包括:接收第一任务和第二任务;在所述云系统的硬件资源中确定与所述第一任务关联的第一硬件资源以及与所述第二任务关联的第二硬件资源;获取所述云系统的可用硬件资源;根据所述可用硬件资源、所述第一硬件资源和所述第二硬件资源在给定时间段内确定用于执行所述第一任务的主时段以及用于执行所述第二任务的碎片时段;以及在所述主时段中执行所述第一任务以及在所述碎片时段中执行所述第二任务。
详细信息
下载全文
6:
[发明]
用于分析逻辑系统设计的时序的方法及相关设备
申请号:
202411013986.6
公开号:CN119167842A 主分类号:G06F30/33
申请人:
芯华章科技股份有限公司
申请日:2024.07.26 公开日:2024.12.20
发明人:
瞿亿帆
;
张赛
;
苏成清
摘要:本申请提供一种用于分析逻辑系统设计的时序的方法及相关设备,通过将多个可编程逻辑器件之间的延迟转换为多个可编程逻辑器件之间的延迟逻辑电路,并将与多个可编程逻辑器件对应的多个部分逻辑和延迟逻辑电路作为整体进行静态时序分析,从而解决了无法对各个可编程逻辑器件之间的延迟进行分析的问题,进而实现了对整个逻辑系统设计的时序分析。
详细信息
下载全文
共
6
条,当前第
1-6
条
返回搜索页