摘要：本发明涉及一种像素结构及相应的液晶显示装置。该像素结构包括像素电极、数据线、扫描线、公共电极，公共电极设置在与电极主干所在的像素电极垂直主干区域相对应的第一金属主干区域，和/或相邻像素区之间的间隔区域的第一金属层上。本发明的像素结构及相应的液晶显示装置可提高像素结构的开口率。

摘要：本发明提供一种TFT阵列基板结构，包括对应黑色矩阵(2)设置的数个子像素(4)，所述每一子像素(4)包括对应黑色矩阵(2)设置的主区域(42)与次区域(44)，在子像素之间设有数据线(6)，在主区域(42)与次区域(44)之间设有栅极扫描线(8)，在两个子像素(4)之间设有像素电极主干(10)，在该两个子像素(4)的主区域(42)与次区域(44)上分别设置像素电极分支(12)，像素电极分支(12)分别电性连接像素电极主干(10)；该TFT阵列基板结构在液晶显示面板弯曲过程中发生相对位移时，像素电极主干(10)仍处于黑色矩阵覆盖的区域内，对电场的影响极小，能有效提升电学特性，避免产生暗纹，从而提升了液晶显示面板的品质。

摘要：一种显示面板，其包括第一基板、像素阵列、第一驱动电路、第一开关元件、输入电压垫、第二基板以及显示介质。第一基板具有显示区以及周边区。像素阵列位于显示区中，且像素阵列包括多条扫描线、多条数据线、与扫描线以及数据线电性连接的多个像素单元、以及与扫描线或数据线平行设置之多条电容电极线。第一驱动电路整合于周边区中并且与像素阵列电性连接。第一开关元件位于第一驱动电路与像素阵列之间，其中第一开关元件电性连接第一驱动电路、扫描线以及电容电极线。电压输入垫位于周边区中且与第一开关元件电性连接，其中电压输入垫之电压信号通过第一开关元件之后可同时传递到扫描线以及电容电极线。第二基板位于第一基板的对向且第二基板上具有对向电极。显示介质位于第一基板与第二基板之间。

摘要：本发明公开一种电荷分享型像素结构，包括第一子像素与第二子像素，各包括一晶体管，第二子像素另包括一第三晶体管以及一顶栅电极；所述第三晶体管开启时，可使第一子像素的液晶电容通过与其他电容之间的电荷分享而改变原先的灰阶电压；所述顶栅电极根据一偏压信号而改变所述第三晶体管的临界电压，进而调整所述第一子像素的液晶电容的灰阶电压的改变程度。

摘要：本发明公开了一种液晶显示设备的制作方法，其包含有：制作一阵列基板，所述阵列基板包含一玻璃层以及一金属层；制作一彩色滤光片基板；利用一框胶，固定所述阵列基板与所述彩色滤光片基板，所述框胶位于所述金属层以及所述黑色阵列区域之间；以及利用一激光点光源，并藉由激光的指向性，调整激光的照射角度，使激光仅照射到所述阵列基板上对应所述框胶的区域，以藉由所述阵列基板的所述金属层，将热能传导至所述框胶，以对所述框胶进行热预固化。由于本发明使用点光源，只照射框胶的对应区域，因此，本发明无须采用掩膜板，进而节省了成本。

摘要：本发明提供一种彩膜基板的制作方法，其包括：在基板上依次沉积金属层以及黑色矩阵层；使用半色调掩膜对黑色矩阵层进行图形化处理；去除彩膜区域的金属层以及通孔区域的黑色矩阵层；在基板的彩膜区域涂布RGB彩膜层；以及在基板上沉积透明金属层，以形成透明电极。本发明还提供一种彩膜基板及液晶显示面板。本发明的彩膜基板的制作方法、彩膜基板及液晶显示面板提高了液晶显示面板的显示品质。

摘要：一种液晶显示器及其移位缓存器单元。移位缓存器单元包括第一开关、第二开关及电平转换电路。第一开关具有第一输入端、第一控制端及第一输出端。而第二开关具有第二输入端、第二控制端及第二输出端，第二控制端耦接至第一输出端，且第二控制端耦接至电平转换电路。当第一开关被致能，第一输入端接收输入信号，使得第二控制端充电至第一电压，以开启第二开关。第二输入端接收第一时钟信号，使得第二输出端输出第一时钟信号至扫描信号线。当电平转换电路被致能，第二控制端的电压转变为第二电压，使第二开关被关闭。

摘要：一种移位寄存器阵列包含多个第一移位寄存器、一第二移位寄存器、一第一连接线、一第二连接线及一第三连接线。每一个第一移位寄存器的一信号输出端与第一连接线及第三连接线交叉但预设不电连通。第一连接线连接第二移位寄存器的一信号输入端。第二连接线连接第二移位寄存器的一信号输出端，并与第三连接线建立多个电连接路径。当某个第一移位寄存器损坏时，相应的连接点及交叉点被切断或连接，使第二移位寄存器替换已损坏的第一移位寄存器。

摘要：控制电路，具有静电防护的功能，包含多个移位寄存器；多个总线，耦接于该多个移位寄存器；一共同端；一组静电防护元件，耦接于该多个总线的一组总线，用以保护该多个总线不被静电电流损害；及一组放电路径，耦接于该组静电防护元件与该共同端，用以提供放电路径给静电电流。

摘要：本发明是用于一显示装置的移位寄存器阵列及其布局方式。移位寄存器阵列包含多个串联移位寄存器，每一个移位寄存器具有一第一时钟输入端与一第二时钟输入端，以及一第一时钟总线。该些移位寄存器中的一特定移位寄存器的该第一时钟输入端连接至该第一时钟总线，该特定移位寄存器的次一级移位寄存器的该第二时钟输入端连接至该特定移位寄存器的该第一时钟输入端。