摘要：本发明是有关于一种具有倒T形鳍片多重栅晶体管的集成电路结构及形成方法，该方法包括以下步骤：提供一半导体基材；形成一第一绝缘区以及一第二绝缘区于该半导体基材中，且彼此相对；形成一具有一倒T形的磊晶半导体区，且包括：一水平盘，包括一底部，介于并邻接该第一绝缘区与该第二绝缘区，其中该水平盘的一底表面接触于该半导体基材；以及一鳍片，邻接该水平盘并在其上方；形成一栅极介电体于该鳍片的一上表面及至少该鳍片的侧壁的顶部；以及形成一栅极电极于该栅极介电体的上方。本发明还提供了一种具有倒T形鳍片多重栅晶体管的集成电路结构。因此本发明最终的鳍片场效应晶体管可以具有高驱动电流。

摘要：本发明提供一种磁性存储单元的阵列和辨别磁性存储单元逻辑状态的方法，具体涉及一种对于磁性存储单元的写入与读取的非破坏性方法，包括对于对应于受选取的磁性存储单元的受选取的读取线进行取样以获得第一信号，施加磁场至该受选取的磁性存储单元，对于该受选取的读取线进行取样以获得第二信号，比较该第一信号与第二信号以辨别该受选取的磁性存储单元的逻辑状态。本发明所述磁性存储单元的阵列和辨别磁性存储单元逻辑状态的方法，于读取之后无需再度将原先数据写入受读取的存储单元中，故可避免消耗额外的时间与电源。

摘要：本发明提供一种半导体元件的制造方法，包括提供基底；于基底中形成第一及第二栅极结构，第一栅极结构包括第一硬掩模层，第二栅极结构包括厚度较薄的第二硬掩模层；移除第二硬掩模层，第一硬掩模层部分保留；进行研磨工艺以露出第二栅极结构的硅层；自第二栅极结构移除硅层以形成第一沟槽，第一硬掩模层保留部分保护第一栅极结构的硅层；以第一金属层填充第一沟槽；进行研磨工艺以露出第一硬掩模层保留部分；移除第一硬掩模层保留部分及硅层以形成第二沟槽；以第二金属层填充第二沟槽；以及平坦化半导体元件。本发明提供的半导体元件的制造方法可以控制多晶硅栅极的高度。

摘要：本发明是有关于一种磁性随机存取记忆体的写入线路及其制造方法，其中该磁性随机存取记忆体主要包括磁性穿隧式接面、第一写入线路以及正交于第一写入线路的第二写入线路，且第一写入线路与第二写入线路其中至少一者的宽度小于磁性穿隧式接面的宽度。本发明的写入线路的宽度小于MTJ晶胞质或是守护层，以增加MRAM记忆体阵列的磁场。此外，该方法还可减少因写入线路的不平坦CMP表的宽度，可以有效缩小MRAM记忆体所使用的面积。并且使用环绕的磁性材面而导致元件缺陷的可能性。

摘要：本发明提供一种半导体装置与浮动栅极存储器，该半导体装置与浮动栅极存储器包括一栅极结构，其包括：位于一基底上的一穿隧氧化层；位于穿隧氧化层上的一浮动栅极；位于浮动栅极上的一介电层；以及位于介电层上的一控制栅极。半导体装置更包括：沿着栅极结构相对边缘的间隙壁；一第一杂质区，其具有第一型掺杂物并从栅极结构的一第一边缘侧向分隔；以及一第二杂质区，其具有与第一型相反的一第二型掺杂物，且其大体位于一间隙壁下方并大体对准于该栅极结构的一第二边缘。本发明所述的半导体装置与浮动栅极存储器可快速编程，并且可达成多种电位的编程以表示出多种的储存状态。

摘要：本发明提供一种半导体装置及其制造方法。上述半导体装置的制造方法包括提供半导体基底，形成多个晶体管于半导体基底中，各晶体管具有虚置栅极结构，形成接触蚀刻终止层(CESL)于包括虚置栅极结构的基底之上，形成第一介电层以填入相邻的虚置栅极结构之间各区域的一部分中，形成化学机械研磨(CMP)终止层于CESL与第一介电层之上，形成第二介电层于CMP终止层之上，实施CMP工艺于第二介电层，实质地停止于CMP终止层，以及实施过度研磨以显露出虚置栅极结构。本发明可改善栅极最终工艺中的化学机械研磨工艺的工艺窗口，可用于未来与先进的技术，可助于控制基底的具有不同图案密度的各区域中装置的栅极高度。

摘要：本发明提供一种集成电路和半导体装置制造方法、隔绝区域阶高控制方法，其隔绝区域的阶高之间具有较佳的一致性。集成电路的制造方法包括提供一基板，其具有一个或多个沟槽；填充上述一个或多个沟槽；对已填充的一个或多个上述沟槽进行一化学机械研磨工艺，其中一个或多个上述沟槽中的每一个包括一厚度；测量已填充的一个或多个上述沟槽中的每一个的上述厚度；根据已填充的一个或多个上述沟槽中的每一个的已测量的上述厚度决定进行一蚀刻工艺的一总时间。以已决定的上述总时间进行上述蚀刻工艺。本发明提供优点：改善元件的整体性能；提供更好的关键尺寸一致性；提升对工艺变异的控制，特别是阶高的变异；以及易于与公知工艺整合。

摘要：本发明提供制造半导体装置的方法。上述制造半导体装置的方法包括提供一半导体基底，其具有一第一区域和一第二区域，形成一高介电常数介电层于该半导体基底之上，形成一硅层该高介电常数介电层之上，形成一硬掩模层于该硅层之上，图案化该硬掩模层、该硅层、该高介电常数介电层以形成一第一栅极结构于该第一区域上和一第二栅极结构于该第二区域上，形成一接触蚀刻终止层于该第一和该第二栅极结构之上，修饰该接触蚀刻终止层的一轮廓，形成一层间介电层于修饰后的该接触蚀刻终止层之上，实施一化学机械研磨以分别地露出该第一和第二栅极结构的该硅层，以及分别地自该第一和第二栅极结构移除该硅层，并将其取代以金属栅极结构。

摘要：本发明提供一种制造半导体装置的方法，包括：提供一基底，其具有一个或更多个栅极结构设置于其上；形成一蚀刻停止层以及层间介电层于该基底上，包括于该一个或更多个栅极结构上，其中该层间介电层设置于该蚀刻停止层上；于该层间介电层上进行一部分化学机械研磨工艺，其中该层间介电层的一厚度留在该蚀刻停止层上；以及于该层间介电层上进行一第一选择性干蚀刻工艺，并于该蚀刻停止层上进行一第二选择性干蚀刻工艺。本发明能够在制造半导体装置的化学机械研磨工艺中，易于控制栅极高度和/或避免层间介电层的碟化作用。

摘要：本发明提供一种鳍式场效应晶体管及其形成方法，该鳍式场效应晶体管在一基底的上方具有一鳍式沟道本体。一栅极置于上述鳍式沟道本体的上方。至少一源/漏极区邻接于上述鳍式沟道本体。上述至少一源/漏极区实质上未包含任何鳍式结构。本发明可使存储单元的尺寸缩减。