摘要：一种从多个有效中断中查找最高优先级中断的装置，n个中断信号及其优先级信号分别输入预处理部分的n个预处理单元，每一预处理单元还输入一最低优先级信号，中断信号有效时，预处理单元输出该中断的优先级信号；n个优先级信号每两个为一组分别输入第一级比较电路的一比较单元，比较单元输出两个输入中的高优先级信号或在两个输入优先级信号相等时输出一个信号；前一级比较电路的输出按两个为一组再输入到下一级比较电路的比较单元，逐级比较直到输出当前最高优先级信号；中断查找电路比较当前最高优先级信号与各个中断优先级信号，输出当前最高优先级中断的中断号。本发明中断的优先级可灵活配置，且处理速度很快。

摘要：本发明提供了一种同步动态存储器(SDRAM)的访问控制方法，该方法包括：SDRAM控制器将收到的对SDRAM的访问命令插入调度队列中，并根据SDRAM的工作状态处理所述访问命令。比如，优先执行同行访问命令，利用多区SDRAM的特性对SDRAM的访问进行调度等。同时，本发明还提供了一种SDRAM控制器，主要包括片内总线协议接口、主控制单元以及与SDRAM各区一一对应的区控制单元。该SDRAM控制器还可进一步包括地址重映射单元。另外，本发明还提供了一种控制单元，主要包括：SDRAM总线协议接口、访问调度单元和调度流水单元。利用本发明能够提高SDRAM的访问效率和使用率。

摘要：本发明公开了一种数字滤波器的幅值分贝数确定方法，包括：根据数字滤波器通带与阻带带宽的比值、数字滤波器的系数及该系数的个数，计算得到数字滤波器的幅值分贝数。此外，本发明还公开了一种数字滤波器的幅值分贝数确定系统，包括：参数确定单元、幅值分贝数确定单元，其中，参数确定单元，用于确定数字滤波器通带与阻带带宽的比值、数字滤波器的系数，将所述确定的数字滤波器的带宽比值和系数提供给幅值分贝数确定单元；幅值分贝数确定单元，用于根据来自参数确定单元的所述数字滤波器的带宽比值和系数，以及系数的个数，计算得到数字滤波器的幅值分贝数。本发明所提供的数字滤波器的幅值分贝数确定方法及系统，能够节约成本。

摘要：一种直接内存访问控制器及其实现内存批处理的方法；直接内存访问控制器包括主控制模块、链表控制模块、总线控制模块和寄存器组；该直接内存访问控制器实现内存批处理的方法，包括：a.中央处理器发起内存批处理操作，并提供首个链表的入口地址；b.直接内存访问控制器根据该入口地址找到首个链表；直接内存访问控制器根据当前链表中的传输参数对该链表所对应的数据进行DMA传输；c.直接内存访问控制器判断是否已将需要内存批处理的数据都传输完，是则结束本次内存批处理操作；否则根据当前链表中的下一链表的入口地址找到下一个链表并返回b。采用了本发明的方案后，可以使DMA控制器完全不用CPU的控制而自行解析内存数据并发起传输。

摘要：本发明公开了一种实现软/硬件复用的DMA控制器及传输方法；DMA控制器中包括DMA控制模块，用于接收硬件的DMA传输请求，并判断是否可以进行硬件请求；如果可以则进行所述硬件发起的DMA传输；还用于在CPU需要发出DMA传输请求时，向CPU提供传输资源的使用信息；并在接收CPU的DMA传输请求后，利用CPU所选择的空闲传输资源进行DMA传输，同时停止处理对该传输资源的硬件请求直到所述CPU发起的DMA传输完成或终止。采用了本发明所提供的方案后，由于DMA控制器的每一个通道既可以支持硬件请求的DMA操作又可以支持CPU发起的DMA操作，因此能够实现用对DMA控制器的软/硬件复用。

摘要：本发明公开了一种能同时进行读写操作的DMA控制器及传输方法，适用于具备两个或两个以上总线的系统；DMA控制器包括DMA控制模块，至少两个总线接口、读/写控制寄存器和同时读写使能状态寄存器。方法包括：a、确定进行读/写操作的总线接口；b、探询所述进行读/写数据的总线接口是否都能进行传输，如果读/写数据的总线接口均能进行传输，则进行c；否则继续b；c从所述读数据的总线接口上读取数据放入FIFO中，同时将FIFO中的数据通过所述写数据的总线接口送入总线。采用了本发明的技术方案后，DMA控制器能够同时进行读操作和写操作，提高了DMA传输效率；在采用优化方案后，还能进一步提高总线利用率和内存效率。

摘要：本发明公开了一种实现高效直接内存访问DMA传输的DMA控制器及传输方法；所述DMA控制器包括DMA控制模块，用于控制外设和内存间的DMA传输；所述DMA控制模块当外设与DMA控制器间传输的字节数达到外设缓存空间大小时，给外设完成本次外设与DMA控制器间的DMA传输请求的信号；当DMA控制器与内存间传输的字节数达到内存缓存空间大小时，向CPU发出通道完成传输中断请求。采用了本发明的技术方案后，可以在一次DMA传输中完成多次外设与DMA控制器间的DMA传输，大大增加了每次DMA传输的数据量，传输效率显著提高；并且由于在传输时减少了访问内存的次数，内存的效率得以提高。

摘要：本发明公开了一种将一位热码译码为二进制码的方法及一位热码译码器，所述方法包括：建立一位热码对应的二进制码矩阵，将输入的一位热码分别与矩阵各列的向量做“与”操作，或者分别按照矩阵各列中向量“1”所处的位置从输入的一位热码中提取相应位置的向量做“或”操作，根据二进制矩阵的列排序情况拼接所述操作结果，得到的码字序列即为输入的一位热码对应的二进制码码字序列；所述一位热码译码器包括逻辑运算模块和排序模块。本发明使得一位热码译码器的产品结构得到了简化，降低了产品成本，同时提高了译码速度。

摘要：本发明公开了一种正交信号能量计算电路，其中求绝对值单元用于求取正交信号I的绝对值|I|及正交信号Q的绝对值|Q|，所述右移单元将正交信号I的绝对值|I|右移1位得到|I|/2及将正交信号Q的绝对值|Q|右移1位得到|Q|/2，所述第一加法器将右移单元得到的|I|/2加上求绝对值单元得到的正交信号Q的绝对值|Q|得到|I|2+|Q|，所述第二加法器将第二右移单元得到的|Q|/2加上第一求绝对值单元得到的正交信号I的绝对值|I|得到|Q|/2+|I|，所述比较器比较正交信号I的绝对值|I|与正交信号Q的绝对值|Q|的大小，并据此控制所述选择器选择|Q|/2+|I|或|I|/2+|Q|作为输出能量值。

摘要：一种集中控制的中断控制器及中断控制方法，该方法包括步骤：中断控制器收到一个或多个中断源发送的二级中断信号后，将其暂存并为每一个中断源生成一个一级中断信号；再从所述一级中断信号中选择出一个，将其暂存并上报；中断处理装置收到一级中断信号后响应中断，之后清除已响应的二级中断信号和一级中断信号。中断控制器包括一级中断寄存器、一级中断选择电路、若干组二级中断处理电路、若干一级中断生成电路。本发明可以实现对中断源中断的集中控制。