摘要：BGR电路包括：与温度成正比的电流产生部，其配置成经由多个电流路径而产生与温度变化成正比的电流；与温度成反比的电流产生部，其配置成经由多个电流路径而产生与温度变化成反比的电流。内部电压的参考电压产生部使用该与温度成正比的电流产生部的电流以及该与温度成反比的电流产生部的电流，产生用于内部电压的参考电压。温度电压输出部输出对应于温度变化的电压。

摘要：本发明提供了一种半导体存储装置和操作半导体存储装置的方法。半导体存储装置包括：数据输出单元，被配置为与数据输出时钟同步地输出数据；以及时钟控制单元，被配置为在读取命令的控制下选择性地将数据输出时钟传送到数据输出单元。

摘要：给出了一种信号频率改变电路及其频率改变方法。所述信号频率改变电路包括延迟线、检测器、控制器、多路复用部件和输出部件。延迟线对应于延迟控制信号把时钟信号延迟第一延迟时间以便生成延迟信号，并且把所述时钟信号延迟短于第一延迟时间的第二延迟时间以便生成预频率改变时钟信号。检测器生成锁相完成信号。控制器顺序地移位延迟控制信号和多路复用控制信号。多路复用部件选择并输出预频率改变时钟信号之一。输出部件生成频率改变时钟信号。

摘要：本发明提供一种半导体集成电路及其信号传输方法。所述半导体集成电路包括：多个半导体芯片，所述多个半导体芯片被层叠成多层结构；每个半导体芯片中的校正电路，所述校正电路被配置为将与芯片在层叠中的位置相对应的延迟时间反映到输入信号中，以输出至每个半导体芯片；以及多个穿通芯片通孔，所述多个穿通芯片通孔垂直地穿通所述半导体芯片中的每个而形成，且被配置为将输入信号传送至半导体芯片。

摘要：本发明提供一种管道锁存器控制电路和一种使用所述管道锁存器的半导体集成电路。所述管道锁存器控制电路包括读取命令控制单元，所述读取命令控制单元被配置为接收第一信号并响应于控制信号产生读取信号。在所述管道锁存器控制电路中，所述读取命令控制单元响应于所述控制信号来选择所述第一信号、或选择通过根据内部时钟将所述第一信号延迟所得的第二信号，并产生选中的所述第一信号或所述第二信号作为读取信号。

摘要：一种多芯片系统可以包括多个芯片和被所述多个芯片共用的通道。所述多个芯片中的至少一个芯片包括传输电路，所述传输电路被配置为将信号传输给通道。传输电路的驱动能力基于所述多个芯片的数量来调整。

摘要：多芯片封装系统包括：信号传输线，所述信号传输线与多个半导体芯片共同耦接以将数据从所述半导体芯片传送到外部或者从外部传送到半导体芯片；以及终结控制器，所述终结控制器适用于检测信号传输线的负载值，并且基于负载值来控制对信号传输线的终结操作。

摘要：一种半导体存储器件包括：操作控制块，其适于响应于第一预设命令和经由地址焊盘输入的地址信号来控制至/从测试公共模式和测试应用模式的进入/离开；测试正常输入块，其适于在所述测试应用模式下响应于所述第一预设命令来将所述地址信号作为测试操作信号接收；测试公共输入块，其适于在所述测试公共模式下响应于第二预设命令来将经由数据焊盘输入的数据信号作为所述测试操作信号接收；以及内部电路，其适于在所述测试应用模式下响应于所述测试操作信号来执行预设测试操作。

摘要：一种实施例可以包括第一复制驱动器群组，其被配置成复制物理区的输出驱动器；第二复制驱动器群组，其被配置成复制测试电极区的输出驱动器，所述测试电极区用于直接存取存储器；以及阻抗校准单元，其被配置为单独执行第一复制驱动器群组以及第二复制驱动器群组的阻抗匹配操作。

摘要：本发明提供一种半导体集成电路的信号传输方法。所述半导体集成电路包括：多个半导体芯片，所述多个半导体芯片被层叠成多层结构；每个半导体芯片中的校正电路，所述校正电路被配置为将与芯片在层叠中的位置相对应的延迟时间反映到输入信号中，以输出至每个半导体芯片；以及多个穿通芯片通孔，所述多个穿通芯片通孔垂直地穿通所述半导体芯片中的每个而形成，且被配置为将输入信号传送至半导体芯片。