摘要：本公开提供一种电子装置，包括一电压转换器、一交握控制单元与一配对管理单元。该电压转换器经配置以提供一输出，该输出具有一输出电压值与一输出电流值。该交握控制单元耦接该电压转换器，经配置以进行一供电电压的交握程序，并接收该交握程序的一配对结果。该配对管理单元耦接该交握控制单元，经配置以因应于该配对结果为配对失败，传送一重新配对的要求至该交握控制单元。

摘要：本公开的各个实施例针对包括设置在衬底上方的多个超晶格层的半导体器件。多个超晶格层包括置于第二超晶格层上方的第一超晶格层。沟道层置于多个超晶格层上方。有源层置于沟道层上方。第一层间缓冲层直接设置在第一超晶格层和第二超晶格层之间。第一层间缓冲层包括大于第一超晶格层中的第二位错密度的第一位错密度。本发明的实施例还提供了形成半导体器件的方法。

摘要：本发明公开了一种不需调节器及二极管的自举电路。该自举电路包括比较器、第一开关及电容。该比较器具有第一端，用以接收参考电压，第二端，耦接于该自举电路的自举电压输出端，及第三端，用以输出开关控制信号；该第一开关具有第一端，用以接收输入电压，第二端，用以接收该开关控制信号，及第三端，耦接于该自举电压输出端；及该电容是耦接于电压切换端和该比较器的第二端之间。因此，本发明所提供的自举电路在集成电路中实现的面积比现有技术的自举电路的面积小，且不需频率补偿以及无稳定度的问题。

摘要：本发明提供一种电力传输线及电力传输装置。电力传输线包含一通用串行总线Type‑C接口、一控制电路以及一直流电源输出端，且该控制电路电性连接至该通用串行总线Type‑C接口以及该直流电源输出端。该控制电路于该通用串行总线Type‑C接口连接至一通用串行总线电力传输变压器时，以一通用串行总线电力传输协定与该通用串行总线电力传输变压器进行一交握程序以确认一指定电压值。于该交握程序后，该通用串行总线Type‑C接口自该通用串行总线电力传输变压器接收具有该指定电压值的一电力，且该直流电源输出端输出该电力。

摘要：本发明公开了一种可提高电能转换效率的驱动电路及其驱动方法。该驱动电路包括开关、侦测单元、电流供应单元及储能单元，该电流供应单元是用以提供至少一串发光二极管驱动电流。该侦测单元是用以比较该侦测单元的第一端的电压与参考电压，以产生开关控制信号。当该开关根据该开关控制信号开启时，第一电压通过该开关驱动该至少一串发光二极管，及该储能单元根据充电电流充电。当该开关根据该开关控制信号关闭时，该储能单元根据放电电流，驱动该至少一串发光二极管。因此，相较于现有技术，本发明可降低电流供应单元的消耗功率以及可提高电能转换效率。

摘要：本发明公开了一种可提高电能转换效率的驱动电路与其驱动方法。该驱动电路包括开关、侦测单元及电流供应单元。该开关的第一端是用以耦接于多组发光二极管中的第一组发光二极管的第一端以及接收第一电压，该开关的第三端是用以耦接于该多组发光二极管中的最后一组发光二极管的第一端；该侦测单元是用以输出开关控制信号至该开关的第二端，以控制该开关的开启与关闭；该电流供应单元，具有多个电流输入端，及接地端，耦接于地端，其中该多个电流输入端中的每一电流输入端，是用以耦接于该多组发光二极管中的相对应的一组发光二极管的第二端。因此，本发明可提高电能转换效率，且该多组串联的发光二极管的亮度会较均匀。

摘要：本发明公开了一种电力输入检测装置，该装置包括一输入检测单元、一传送控制单元与一电压转换器。输入检测单元检测一输入电源的输入电压值与输入电流值。传送控制单元因应于该输入电源，通过一交握程序确定一第一电压值与一第一电流值。电压转换器因应于该输入电源、该第一电压值与该第一电流值，提供一第一电源，该第一电源具有该第一电压值与该第一电流值。本发明解决了现有技术中为了应付不同电子装置的充电需求，必须携带许多不同规格的电压转换器或变压器的问题，实现在输入电源的最大电力值范围内，针对给定的第一电压值规格确定一最大电流为第一电流值进行供电，而使供电能有效率地完成。

摘要：根据本发明的一些实施例，一种半导体结构包含：p型掺杂III‑V族化合物层；III‑V族化合物沟道层，其位于所述p型掺杂III‑V族化合物层上方；及阻挡层。所述III‑V族化合物沟道层包含上区域及下区域，且所述阻挡层夹于所述III‑V族化合物沟道层的所述上区域与所述下区域之间。所述III‑V族化合物沟道层包含第一带隙，所述阻挡层包含第二带隙，且所述第二带隙大于所述第一带隙。

摘要：本申请的各种实施例针对包括粗糙缓冲层的III‑V族器件。粗糙缓冲层位于硅衬底上面，缓冲结构位于粗糙缓冲层上面，异质结结构位于缓冲结构上面。缓冲结构导致能带弯曲，并且在粗糙缓冲层中形成二维空穴气体(2DHG)。粗糙缓冲层包括硅或者一些其他合适的半导体材料，并且在一些实施例中，是掺杂的。粗糙缓冲层的顶面和/或粗糙缓冲层的底面是粗糙的，以促进载流子沿着顶面和底面的散射。载流子散射会降低载流子迁移率，并且增加2DHG处的电阻。增大的电阻增加了硅衬底的整体电阻，这减小了衬底损耗，并且增加了功率附加效率(PAE)。本申请的实施例还涉及半导体器件及其形成方法。

摘要：本发明的各个实施例涉及半导体器件，包括在半导体衬底上方的栅电极。外延源极/漏极层设置在半导体衬底上且横向与栅电极相邻。该外延源极/漏极层包括第一掺杂剂。扩散阻挡层位于外延源极/漏极层与半导体衬底之间。该扩散阻挡层包括与所述第一掺杂剂不同的阻挡掺杂剂。本申请的实施例还涉及集成芯片及其制造方法。