当前查询到15条专利与查询词 "T·施吕斯列尔"相关,搜索用时0.4843539秒!排序方式:
发明专利:15实用新型: 0外观设计: 0
15 条,当前第 1-10 条 下一页 最后一页 返回搜索页
申请号:202211454549.9 公开号:CN116166608A 主分类号:G06F15/78
申请人:英特尔公司 申请日:2022.11.21 公开日:2023.05.26
发明人:T·施吕斯列尔
摘要:本文所描述的示例涉及为要由一个或多个图形处理单元(GPU)执行的过程执行编译器,以基于运行时简档引导的优化(PGO)来编译过程。在一些示例中,基于运行时PGO编译过程是基于:由应用、驱动器和GPU版本来版本化的简档数据;先前生成的简档数据;要进行概况分析和优化的绘制子集;或其他因素。
详细信息 下载全文

申请号:201811443426.9 公开号:CN109996058A 主分类号:H04N13/332
申请人:英特尔公司 申请日:2018.11.29 公开日:2019.07.09
摘要:系统、方法和装置可以提供用于减少与光场显示相关联的渲染开销的技术。所述技术可以关于光场显示中的多个显示平面进行数据格式化、重投影、中央凹化、图块装仓和/或图像扭曲操作。
详细信息 下载全文

申请号:201911082280.4 公开号:CN112785482A 主分类号:G06T1/20
申请人:英特尔公司 申请日:2019.11.07 公开日:2021.05.11
摘要:实施例总体上涉及用于将可执行对象适配到处理单元的系统和方法。用于将可执行对象从第一处理单元适配到第二处理单元的方法的实施例,其包括:将针对具有第一架构的第一处理单元优化的可执行对象适配到具有第二架构的第二处理单元,其中,第二架构与第一架构不同,其中,基于当可执行对象在第一处理单元和第二处理单元上被执行时所收集的多个度量,可执行对象适配成在第二处理单元上执行。
详细信息 下载全文

申请号:201911191075.1 公开号:CN111383316A 主分类号:G06T15/06
申请人:英特尔公司 申请日:2019.11.28 公开日:2020.07.07
摘要:用于加速数据结构修整的装置和方法。例如,装置的一个实施例包括:光线生成器,用于在第一图形场景中生成多条光线;层级式加速数据结构生成器,用于构建包括多个层级式布置的节点的加速数据结构,多个层级式布置的节点包括按深度优先搜索(DFS)顺序被存储在存储器中的内节点和叶节点;遍历硬件逻辑,用于使光线中的一条或多条光线遍历通过加速数据结构;相交硬件逻辑,用于确定一条或多条光线与层级式加速数据结构内的一个或多个基元的相交;节点修整单元,包括用于按逆DFS顺序连续地读取通过存储器中的至少内节点、以便对层级式加速数据结构执行自底至顶的修整操作的电路和/或逻辑。
详细信息 下载全文

申请号:202010940276.3 公开号:CN112085827A 主分类号:G06T15/06
申请人:英特尔公司 申请日:2019.11.28 公开日:2020.12.15
摘要:用于加速数据结构修整的装置和方法。例如,装置的一个实施例包括:光线生成器,用于在第一图形场景中生成多条光线;层级式加速数据结构生成器,用于构建包括多个层级式布置的节点的加速数据结构,多个层级式布置的节点包括按深度优先搜索(DFS)顺序被存储在存储器中的内节点和叶节点;遍历硬件逻辑,用于使光线中的一条或多条光线遍历通过加速数据结构;相交硬件逻辑,用于确定一条或多条光线与层级式加速数据结构内的一个或多个基元的相交;节点修整单元,包括用于按逆DFS顺序连续地读取通过存储器中的至少内节点、以便对层级式加速数据结构执行自底至顶的修整操作的电路和/或逻辑。
详细信息 下载全文

申请号:202011424183.1 公开号:CN113448759A 主分类号:G06F11/07
申请人:英特尔公司 申请日:2020.12.08 公开日:2021.09.28
摘要:本文描述的是利用非易失性存储器来保存和检取用于加速GPU加速的应用的加载和恢复的数据的设备、系统和方法。非易失性存储器和GPU逻辑被配置成用于使GPU能够直接访问非易失性存储器以使得数据能够被读取而无需数据遍历CPU和CPU存储器。该数据访问路径为将数据加载到GPU本地存储器中提供了一种更快的方法。
详细信息 下载全文

申请号:201911191149.1 公开号:CN111383161A 主分类号:G06T1/20
申请人:英特尔公司 申请日:2019.11.28 公开日:2020.07.07
摘要:本申请公开了基于硬件预排序和并行的可重配置聚类阵列的BVH构建的统一架构。一种装置,包括:排序单元,用于对图形图像的基元排序,这些基元用于被分组,每个组用于形成层级式加速结构的第一级节点;并行可重配置聚类阵列,用于构建层级式加速结构,该并行可重配置聚类阵列包括多个处理集群,每个处理集群包括:并行效率分析电路,用于评估第一级节点的不同分组以供层级式加速结构的下一级用来确定用于这些不同分组的效率值;以及节点合并电路,用于基于效率值来合并第一级节点以形成第二级节点。
详细信息 下载全文

申请号:202211294924.8 公开号:CN116071489A 主分类号:G06T17/00
申请人:英特尔公司 申请日:2022.10.21 公开日:2023.05.05
摘要:用于基于对先前帧的分析将帧分割成多个命令缓冲器提交的3D图形驱动器。方法、系统和装置可提供一种技术,该技术:在当前帧期间将图形资源标记为转储清除候选者,如果在后续帧期间检测到关于图形资源的写入事件,则进行命令缓冲器从图形资源的早期转储清除,并且如果在后续帧期间未检测到关于图形资源的写入事件,则绕过早期转储清除。在一个示例中,响应于主机处理器关于所述图形资源的回读操作,图形资源被标记为转储清除候选者,其中,回读操作取回查询结果和/或映射分级资源。
详细信息 下载全文

申请号:202210163952.X 公开号:CN115205098A 主分类号:G06T1/60
申请人:英特尔公司 申请日:2022.02.22 公开日:2022.10.18
摘要:本申请公开了高性能常量高速缓存和常量访问机制。一种图形处理装置,包括图形处理器和常量高速缓存。图形处理器具有多个执行实例,这些执行实例将生成对来自常量高速缓存的常量数据的请求。常量高速缓存存储具有多个常量类型的常量。常量高速缓存具有单个级别的层级结构来存储常量数据。常量高速缓存具有基于多个执行实例的区块结构,其中执行实例生成利用对于不同类型的常量数据相同的统一消息收发的、对常量数据的请求。
详细信息 下载全文

申请号:201811534414.7 公开号:CN109993277A 主分类号:G06N3/04
申请人:英特尔公司 申请日:2018.12.14 公开日:2019.07.09
摘要:公开了一种用于促进计算优化的装置。该装置包括用于执行操作以实现神经网络的至少一个处理器,以及用于加速神经网络计算的计算逻辑。
详细信息 下载全文

15 条,当前第 1-10 条 下一页 最后一页 返回搜索页