全部专利 发明专利 实用新型专利 外观设计专利
排序方式:
当前查询到14条专利包含查询词 "上海先进半导体制造有限公司" ,搜索用时0.53125秒!
发明专利:10实用新型: 4外观设计: 0
10 条,当前第 1-10 条 返回搜索页
申请号:03116993.7 公开号:CN1549330 主分类号:H01L21/82
申请人:上海先进半导体制造有限公司 申请日:2003.05.19 公开日:2004.11.24
发明人:乔琼华;肖明
摘要:一种有DP阱的BiMOS数模混合集成电路的制造方法,在用CMOS工艺在P型衬底上制作N阱和P阱后在N阱中使用光罩定义DP阱的区域,将非DP阱的区域使用光刻胶覆盖,在DP阱的区域进行离子注入制作DP阱,以后的步骤与的双层多晶硅双层金属CMOS制造工艺基本相同。一种用上述制造方法制造的有DP阱的BiMOS数模混合集成电路,包括CMOS集成电路的结构,还包括N阱中扩散形成的DP阱,可形成NMOS管的基极和NPN型Bipolar管。采用上述技术方案,能在一块芯片上结合CMOS器件和Bipolar器件,同时仅增加了少量步骤与成本,达到了以尽可能小的代价获取高性能的BiCMOS芯片的目的。
详细信息 法律状态 下载全文

申请号:200410018260.8 公开号:CN1697137 主分类号:H01L21/285
申请人:上海先进半导体制造有限公司 申请日:2004.05.12 公开日:2005.11.16
摘要:本发明公开了一种半导体工艺中淀积铝填充亚微米孔的方法,采用物理气相淀积金属铝的方法,其中,淀积的过程为分步淀积,首先在孔壁上以不高于第一温度进行第一阶段淀积,淀积浸润层;再以不低于第二温度进行第二阶段淀积,该阶段中,还包括金属铝的回流,第二阶段淀积可反复进行多次;该方法具体包括以下步骤:在亚微米孔的孔壁上,以不高于第一温度淀积浸润层,采用溅射的方式进行淀积;将温度升高,使其不低于第二温度,使金属铝加热回流;维持温度不低于第二温度,在孔内进行淀积,也采用溅射的方式;抽真空使其基础压强低于一设定值;其中,使金属铝加热回流和在孔内进行淀积的步骤可反复进行多次。该方法能较好地解决高深宽比的孔的填充。
详细信息 法律状态 下载全文

申请号:200410018261.2 公开号:CN1697145 主分类号:H01L21/328
申请人:上海先进半导体制造有限公司 申请日:2004.05.12 公开日:2005.11.16
发明人:詹佳文;陈惠明
摘要:本发明公开了一种双层布线双极型器件制造工艺,其中进行基区推进时温度为950℃~1000℃,基区推进的时间为100分钟;进行发射区推进时温度为950℃~1000℃,发射区推进的时间为30~60分钟;采用大剂量注入的砷(As)离子作为发射区,注入的剂量不低于E15,注入离子的能量为20~80KeV。本发明的制造工艺能制造的器件的最小开孔尺寸为1.5×1.5μm,这样大大缩小了芯片尺寸。且其基区结深为0.7μm,发射区结深为0.4μm,这样可制成的高频器件,用于高频场合。
详细信息 法律状态 下载全文

申请号:200410025369.4 公开号:CN1713370 主分类号:H01L21/8239
申请人:上海先进半导体制造有限公司 申请日:2004.06.23 公开日:2005.12.28
发明人:高明辉
摘要:本发明提供一种制造双层多晶硅OTP存储器的方法,包括以下步骤:在硅衬底上用常规的LOCOS氧化隔离法形成多个区域;用DGO方法热生长两种不同厚度的栅氧化层;淀积第一多晶硅层;在存储器元件区域内蚀刻第一多晶硅以形成存储器元件的浮栅,存储器元件区域外的第一多晶硅层不动;在第一多晶硅层上淀积一ONO层;淀积第二多晶硅层;蚀刻掉存储器元件和电容器元件对应的区域以外的所有第二多晶硅层和ONO层以形成存储器元件的控制栅以及电容器元件的上电极,然后再蚀刻被再次暴露出来的第一多晶硅层来定义对应CMOS数模混合电路区域的多晶硅栅极。该方法在双层多晶硅的使用和安排次序上作了更合理的调整,从而更好地控制栅氧化层的质量和完整性。
详细信息 法律状态 下载全文

申请号:200410052675.7 公开号:CN1719595 主分类号:H01L21/8247(2006.01)I
申请人:上海先进半导体制造有限公司 申请日:2004.07.09 公开日:2006.01.11
发明人:高明辉
摘要:本发明提供一种制造双层多晶硅可改写非挥发性存储器的方法,包括以下步骤:形成低、高压MOS器件的N阱和P阱;形成多个隔离区域;在存储器单元隧道注入区进行离子注入掺杂;形成存储器单元的栅氧化层,形成存储器单元的隧道穿透窗口薄栅氧化层;形成多晶硅浮栅及电容器的下电极;淀积ONO复介质层并刻蚀;在对应高压MOS器件的区域重新形成厚栅氧化层,在对应低压MOS器件的区域形成其薄栅氧化层;淀积第二层多晶硅,并刻蚀形成存储器单元的控制栅和高、低压MOS器件的逻辑栅以及电容器的上电极;对存储器单元和高、低压MOS器件的源区和漏区进行掺杂。通过上述方法,高压及低压MOS器件合用相同的P阱和N阱,从而简化了工艺。
详细信息 法律状态 下载全文

申请号:200410053723.4 公开号:CN1734748 主分类号:H01L21/8249(2006.01)I
申请人:上海先进半导体制造有限公司 申请日:2004.08.13 公开日:2006.02.15
摘要:本发明公开了一种改进的0.8微米BICMOS集成电路制造工艺,在N阱中形成DP阱,具体包括如下的步骤:在P型衬底上使用离子注入和热推进工艺形成N阱和P阱;在N阱中形成DP阱,首先使用光刻胶定义DP阱区域,再使用离子注入形成DP阱;采用LOCOS工艺形成多个隔离区域并形成有源区,隔离区域与形成的阱的位置相符;制作栅氧化层和电容器元件;其中,高压器件和低压器件的栅氧化层在同一次氧化步骤中完成;制作CMOS器件和Bipolar器件;其中,在具有DP阱的N阱上形成隔离NMOS器件和Bipolar NPN器件;制作金属层间连线和钝化层。本发明能简化流程、成本降低。在制造具有良好性能的BiCMOS器件的同时使工艺流程也更加合理。
详细信息 法律状态 下载全文

申请号:200410054346.6 公开号:CN1746878 主分类号:G06F17/00(2006.01)I
申请人:上海先进半导体制造有限公司 申请日:2004.09.08 公开日:2006.03.15
发明人:张晓平
摘要:本发明公开了一种计算机模拟光刻工艺的参数拟合方法,包括如下步骤:计算并拟合能量阀值的模拟参数,包括使用Dill模型进行感光过程模拟;继续使用Dill模型进行曝光过程模拟;使用Mack模型进行湿法显影的过程模拟;进行PEB物理扩散过程模拟;评估参数并在需要时调整参数重新计算直至参数调节完毕。计算并拟合对比度曲线,包括使用Dill模型进行感光过程模拟;继续使用Dill模型进行曝光过程模拟;使用Mack模型进行湿法显影的过程模拟;评估曲线并在需要时调整参数重新计算直至参数调节完毕。本发明的计算机模拟光刻工艺的参数拟合方法能够将多种不同模型的参数加以拟合,以达到计算机模拟光刻工艺的最佳效果。
详细信息 法律状态 下载全文

申请号:201911028049.7 公开号:CN112736078A 主分类号:H01L27/092
申请人:上海先进半导体制造有限公司 申请日:2019.10.28 公开日:2021.04.30
发明人:林威
摘要:本发明公开了一种基于BCD工艺的PNP型高压ESD器件及LDMOS,PNP型高压ESD器件包括P型集电极、P型发射极以及位于P型集电极和P型发射极之间的第一STI,第一STI的标准长度表示为L;第一STI的长度为PNP型高压ESD器件还包括多晶硅栅,多晶硅栅位于第一STI和P型发射极相邻的两端的上部区域。本发明通过对PNP型高压ESD器件结构的调整,实现了在LDMOS制造流程中不增加光罩的前提下获得较高的二次击穿电流It2,较低的导通电阻Ron及较低的二次击穿电压Vt2。通过本发明制作的PNP型高压ESD器件,二次击穿电流It2增加了约一倍,导通电阻Ron减小了约2/3,同时减小了器件的体积,极大的提高了器件的性能。
详细信息 法律状态 下载全文

申请号:201911073791.X 公开号:CN112768355A 主分类号:H01L21/329
申请人:上海先进半导体制造有限公司 申请日:2019.11.06 公开日:2021.05.07
发明人:林威;杨红
摘要:本发明公开了一种齐纳二极管的制作方法,所述制作方法包括:在P衬底上进行N型注入形成高压N阱;在所述高压N阱中形成有源区和STI区域;在所述高压N阱中进行中压PMOS管N型阱注入;在所述高压N阱中进行低压PMOS管N型阱注入;在所述高压N阱中进行中压NMOS管轻掺杂漏注入;在所述高压N阱中对所述有源区进行N型有源区注入和P型有源区注入;在所述有源区上形成金属合金层,在所述金属合金层上形成钝化层,在所述钝化层中开设接触孔,从接触孔引出电极。本发明通过与工艺层次相对应的版图的组合,节省了齐纳注入的光罩,实现了低成本齐纳二极管的制作。
详细信息 法律状态 下载全文

申请号:201911154068.4 公开号:CN112838118A 主分类号:H01L29/06
申请人:上海先进半导体制造有限公司 申请日:2019.11.22 公开日:2021.05.25
发明人:林威;刘建华
摘要:本发明公开了一种超低导通电阻LDMOS的制作方法,该制作方法包括:在高压N型阱中形成N型漂移区和P阱;在高压N型阱上形成SiO2层;在SiO2层上积淀多晶硅层;在多晶硅层上涂光刻胶,对光刻胶进行曝光,显影后将掩膜图案转移到多晶硅层表面;对未被光刻胶覆盖的闸极多晶硅区域进行高阻注入;对未被光刻胶覆盖的闸极多晶硅区域进行高能注入;对P阱靠近闸极一侧区域和N型漂移区靠近STI区域进行N型注入;对P阱中STI区域之间进行P型注入;在闸极靠近N型漂移区一侧以及N型漂移区的上方形成合金阻挡层。本发明通过将高阻注入引入LDMOS制式提高LDMOS的表现,降低了制造超低导通电阻的成本,同时维持了关态击穿电压。
详细信息 法律状态 下载全文

10 条,当前第 1-10 条 返回搜索页
©2021 Patent9.com All rights reserved.