摘要：本发明提供一种浅沟槽制作方法，包括步骤：提供表面覆盖有掩膜结构的半导体衬底，所述掩膜结构上形成有暴露半导体衬底的掩膜沟槽；以掩膜结构为掩膜，在半导体衬底上刻蚀出与掩膜沟槽对应的衬底沟槽；在掩膜结构表面形成保护层，且保护层填满掩膜沟槽和衬底沟槽；刻蚀保护层，直至暴露掩膜结构且未暴露半导体衬底；刻蚀保护层、掩膜结构和半导体衬底，直至半导体衬底沟槽的顶角形成目标圆角。本发明在浅沟槽的尺寸较小时，也能形成圆滑的浅沟槽顶角，避免了现有技术应用在小尺寸浅沟槽时形成的顶角圆滑程度不够的缺陷，从而改善了浅沟槽隔离的电学性能表现，进而减轻浅了沟槽隔离的漏电现象。

摘要：一种半导体器件互连结构的盖层的制作方法，包括：提供具有层间介质的半导体器件互连结构基体；在层间介质上形成底部盖层；在底部盖层中形成第一夹心层；在底部盖层和第一夹心层上形成顶盖层。相应的，本发明还提供了一种半导体器件互连结构的盖层。本发明采用复合介质层作为半导体器件互连结构的盖层，提高了整个互连结构的机械强度，使芯片在使用过程中不容易发生断裂。盖层中热导率较高的金属材料在进一步提高整个互连结构的机械强度的同时，还能够容易地将芯片在工作过程中所产生的热量及时地散发出去，使得芯片不至于因为温度过高而烧毁，确保整个芯片的工作效率和稳定性。

摘要：本发明提供一种栅极结构的制造方法，其特征在于，包括步骤：在半导体衬底表面形成有栅极多晶硅层；在所述栅极多晶硅层上形成硬膜层；在硬膜层表面形成硼掺杂层；对所述半导体衬底进行磷离子注入；将栅极结构图形转移至硼掺杂层和硬膜层；以硼掺杂层和硬膜层为掩膜刻蚀栅极多晶硅层，刻蚀过程中硼掺杂层被部分或全部消耗；去除硬膜层。由于在进行磷离子注入时，半导体衬底表面具有硼掺杂层，阻止了过量磷注入到栅极多晶硅层中，同时改变了磷在栅极多晶硅层中的分布，可以显著降低截止漏电流向增大的方向发散，同时又不影响N-MOS的其他性能。

摘要：一种沟槽的形成方法，包括：在半导体衬底上形成介质层；在介质层上形成牺牲层和光刻胶层；图案化光刻胶层，定义出所要形成沟槽的形状；以光刻胶层为掩膜，依次刻蚀牺牲层和介质层，在介质层中形成沟槽；去除光刻胶层和牺牲层。本发明改善了沟槽刻蚀过程中的沟槽顶部条纹状现象，并且能较好地控制所需沟槽的深度，提高了刻蚀的精度。

摘要：本发明提供了一种晶圆测试参数的限值确定方法，将良率测试参数与可接受测试参数相结合，将可接受测试参数分为与良率测试参数相关和与良率测试参数不相关的类型，对于与良率测试参数相关的可接受测试参数，根据不同的可接受测试参数对良率影响程度的不同，对可接受测试参数的限值范围进行界定，提高了报警的准确性，减少了误报漏报，节省了人力和时间，节约了成本。

摘要：本发明提供一种晶圆选择性键合方法，该方法包括以下步骤：提供一上表面具有非键合区域的器件晶圆和一投影晶圆；刻蚀所述投影晶圆形成穿过其上下表面且垂直投影图形与所述非键合区域横截面图形形状及面积相同的通槽；将所述投影晶圆固定于所述器件晶圆上表面，使所述通槽的垂直投影图形与所述非键合区域对准；在所述投影晶圆上表面和非键合区域同时沉积保护层；剥离所述器件晶圆与投影晶圆，使所述器件晶圆的非键合区域形成保护层；提供一键合晶圆，将所述键合晶圆与具有保护层的非键合区域进行键合，形成所述器件晶圆非键合区域的选择性键合。采用本发明的晶圆选择性键合方法使得深度小于10微米的非键合区域可实现可选择性键合。

摘要：本发明提供一种键合结构的制造方法，包括在待处理晶圆上形成第一氧化物层；在第一氧化物层上沉积碳层，光刻和蚀刻碳层；再沉积第二氧化物层，光刻和蚀刻第二氧化物层；在蚀刻的凹槽形成键合金属层，对键合金属进行研磨；高温炭化，使第一、第二氧化物层中包裹空腔结构，形成形变层。本发明的键合结构的制造方法增加了一层形变层，使氧化物在键合过程中受到压力影响发生延展，形变层的空腔结构给延展提供空间，利用氧化物的延展性弥补研磨所带来的键合金属层高度不一致的问题，大大提高了键合的质量和产量。

摘要：本发明提供一种MEMS器件的制作方法，至少包括以下步骤：S1：提供一半导体基底，所述半导体基底表面预先划分有用于后续制作MEMS敏感结构的MEMS区域；S2：在所述半导体基底上形成第一SiGe层；S3：在位于非MEMS区域的第一SiGe层表面形成若干凹槽，并在所述凹槽内填充塑性材料，形成塑性填充块；S4：去除所述凹槽外多余的塑性材料，然后在所述第一SiGe层表面形成一覆盖所述塑性填充块的第二SiGe层；S5：以位于所述MEMS区域的第一SiGe层及第二SiGe层作为结构材料制作MEMS敏感结构。本发明在在SiGe层中加入塑性填充块，利用该塑性填充块的塑性变形能力，吸收SiGe层中的应力，有效防止了SiGe层发生剥离的现象。且塑性填充块位于非MEMS区域，不会对器件的功能产生影响。

摘要：本发明提供一种MEMS压力传感器及其制作方法，所述MEMS压力传感器形成在衬底结构上，其中，所述MEMS压力传感器至少包括：氧化物层、下极板、上极板和抑制桩；所述下极板位于所述氧化物层内，所述上极板位于所述氧化物层的上表面，且所述上极板与所述氧化物层之间设有空腔，所述空腔位于所述下极板的上方处；所述抑制桩位于所述空腔内，且所述抑制桩连接所述上极板和所述氧化物层，所述抑制桩适于抑制所述上极板的拱起，以缩短所述上极板拱起的最高位置和所述下极板之间的距离。本发明通过在上、下极板之间增加抑制桩，缩短了上极板拱起的最高位置与下极板之间的距离，提高了MEMS压力传感器的感应效率和敏感性。

摘要：本发明提供一种半导体结构失效分析方法，所述方法至少包括：提供一半导体结构，所述半导体结构至少包括接地的有源区、第一绝缘层、金属互连结构、及第二绝缘层；检测出金属互连结构中的可疑失效区域；于所述可疑失效区域一侧切挖所述第一绝缘层和第二绝缘层，形成开口，填充与第二金属层电连的金属材料；采用电子束或离子束扫描所述半导体结构表面，若观察到所述可疑异常区域的二次电子图像中存在明暗亮度差异，该明暗亮度交界点即为失效点。本发明半导体结构的失效分析方法通过在可疑异常区域一侧设置将有源区和第二金属层连接的金属结构，使该侧的第二金属层接地，从而使可疑失效区域两侧的第二金属层的电势不同，进行电子束或离子束扫描之后，可以精确定位失效点。