摘要：本发明提供了一种对处于普通模式及特殊模式的隔行视频信号进行正确的隔行到逐行转换的方法。特殊模式下的视频流，其隔行视频流由一个逐行源视频流产生，将经过特殊模式隔行到逐行转换，这是通过将原本属于同一场景的奇偶两场进行拼合完成的。普通模式的视频流将通过普通模式隔行到逐行转换，这是通过以行重复或某些插值方法产生缺失行来完成的。

摘要：本发明提供了一种对视频图像进行缩放的方法与系统。该方法与系统利用一个处于原始图像中的高频调整位置而不是传统的相应插值位置来产生缩放后图像的像素值。高频调整位置是基于相应插值位置附近像素的高频信息计算得到的。与由传统的相应插值位置产生的缩放后图像的像素值相比，由高频调整位置产生的缩放后图像的像素值可以提高缩放后图像的品质。而且，基于本发明的某些方法与系统还通过对清晰度的补偿进一步提高缩放后图像的品质。

摘要：本发明提供了一种对图像进行所选颜色的色彩控制的方法与系统。一个基于本发明的色彩调节系统先判断一个当前像素的色彩是否接近一个所选颜色。若当前像素的色彩接近一个所选颜色，那么色彩调节系统利用当前像素和该所选颜色的色彩信息计算产生一个像素色度调节因子，以调节当前像素的色饱和度。

摘要：本发明涉及一种数字电视传送流的传输控制方法及其装置，在数字电视系统的上行端对节目进行复用时，对指定传送流的PID值进行随机浮动，以浮动后的值作为传送流的实际PID值；上行端把PID的浮动值通过加密的方式传送给接收设备；接收设备解析随机规则，根据所述传送流中指定的PID值，得到该传送流实际的PID值，完成对节目的接收。而非法接收设备并不了解加密方式和密钥以及传输规则，无法获得PID值浮动的随机数，就无法实现对节目的接收。

摘要：本发明涉及一种数字电视节目识别方法及其装置，所述方法包括如下步骤：在数字电视系统的上行端对节目进行复用时，在传送流中复用进入对指定数字电视节目的特征码；依据此特征码，完成对节目的有选择接收；如果传送流中含有相应节目的特征码，则此节目会被接收设备正常接收；如果传送流中没有相应节目的特征码，则此节目不会被接收设备正常接收。如上所述，数字电视节目识别技术不仅能够适应于数字电视视频广播，而且能够适应于数字音频广播以及其他相关数据广播业务。

摘要：本发明涉及一种高速差分接口，包括发送器、接收器以及所述发送器和接收器之间的数据信道和时钟信道；所述发送器包括：编码器，接收外部数据；串行器，与编码器出口相连；驱动器，与串行器出口相连；和频率合成器，接收基准时钟信号，该频率合成器输出接入所述串行器；所述接收器包括：数据锁存器，与所述驱动器之间通过两个差分数据信道和一个差分时钟信道相连；解串器，与数据锁存器的出口相连；解码器，与解串器的出口相连。采用上述结构的高速差分接口，接收器侧没有频率合成器，时钟偏差和数据偏差相互跟踪从而相互抵消。整个接口电路实现了低引线数、低能量消耗、低噪音、高数据速率、低成本。

摘要：本发明公开了一种适于VLSI实现的AVS视频解码器变长解码的简化码表及实施方法。简化码表是由标准附录A的十九个变长码表推导出的大小为19×29×2＝1102个字节的以level、run为元素的一维数组。上述码表的解码方法包括如下两步：1.根据索引地址访问一维数组码表求出残差矩阵的非零量化系数level及其游程run。2.判断trans_coeff的奇偶性，决定level的正负号。trans_coeff小于结束符时，若trans_coeff为奇数，则level取负值。trans_coeff大于结束符时，若trans_coeff是偶数，则level取负值。十九个元素对应着十九个表，这样就能够由统一的逻辑来处理不同的块类，达到简化逻辑的目的，最大限度地消除冗余存储和冗余运算。

摘要：本发明公开了一种适于VLSI实现的H.264的CAVLD快速有效的解析方法，包括如下步骤：将H.264标准给出的系数标记、总零数、前游程的码表重新排序，排序按照如下方式进行：以表征语法单元的比特串为输入，以对应比特串的语法单元的语义值为输出，分列码表的两边；按照表征语法单元的比特串长度，从上到下依次排序，比特串最短的排在最上面；相同长度的比特串，值大的排在上面；根据上述解析码表，按照如下方式得出对应解码码表的多叉查找树：多叉查找树的深度最浅；优先使比特串短的叶节点的深度最浅；有共同逻辑的子树合并成一个树枝；解析语法单元。本发明最快一步、通常两步、最慢也仅需要三步就能解出相应的码字，大大减小了运算量，实现了快速解码。

摘要：本发明涉及一种多芯片3D堆叠封装结构，包括一个主芯片和至少一个辅助芯片，所述主芯片和辅助芯片分别具有各自的电路面和与该电路面相对的背面；所述辅助芯片堆叠在所述主芯片上；在所述主芯片的电路面上设有主焊垫，所述辅助芯片的电路面上设有辅助焊垫，所述辅助焊垫通过金属线与所述主焊垫相连。采用上述多芯片3D堆叠封装结构，将视频处理主芯片进行设计，使之可以在一个封装体内将多个辅助芯片全部通过内部导线连接，在双列直插式封装内完成三颗芯片的功能整合，芯片的高成度为客户缩小了线路板面积，缩减了生产厂商的生产成本，同时减少了信号的传输延迟，提高了系统的性能，同时系统板以及模块封装尺寸小，具有质量轻的优势。

摘要：本发明涉及一种非同步复合视频信号和S视频信号的数字解调方法及解调器，设定一个固定的采样时钟采集数据并供整个解调过程使用；将复合视频信号或S视频信号转换成初始数字信号；对所述初始数字信号中的场同步、行同步信号进行还原，对该初始数字信号中的场频、行频进行计算并锁定；对该初始数字信号中的色度进行解调；对所述行同步相位通过插值法进行二次采样；相位调整；和亮色分离及亮度、对比度、饱和度调整。通过本发明可以解除视频解调器中对于模拟锁相环的依赖。锁相环是数字视频解调器中唯一脱离不了模拟的重要核心。如此在数字视频解调器的集成电路实现不仅是降低集成电路的面积，复杂度，同时一样可以达到使用锁相环所带来的效果。