摘要:本申请提供一种存储器,包括:依次排列的N个存储阵列,N个存储阵列分别记为第1存储阵列,第2存储阵列,…,第i存储阵列,…,第N存储阵列,其中至少一个存储阵列为冗余阵列,且至少一个存储阵列为主存储阵列,冗余阵列用于替换主存储阵列中的故障存储单元,1≤i
摘要:本申请提供一种存储器,包括:依次排列的N个存储阵列,N个存储阵列,其中至少一个存储阵列为冗余阵列,且至少一个存储阵列为主存储阵列,冗余阵列用于替换主存储阵列中的故障存储单元;N个选择电路,接收N‑1组数据;其中,第1选择电路接收第1数据,用于根据第1选择信号向第1存储阵列输出或不输出第1数据;第N选择电路接收第N‑1数据,用于根据第N选择信号向第N存储阵列输出或不输出第N‑1数据;第i选择电路接收第i‑1数据和第i数据,且第i选择电路用于根据第i选择信号向第i存储阵列输出第i‑1数据或第i数据。本方案能够实现故障替换下的数据处理。
摘要:本公开实施例提供一种信号生成电路、存储装置以及操作方法,电路包括:第一电路,被配置为,接收读选择信号、写选择信号和读标志信号,输出第一选择信号,其在读选择信号有效状态结束后至写选择信号有效状态开始前的期间,第一选择信号为有效状态,在读选择信号有效状态开始前和写选择信号有效状态结束后,第一选择信号为无效状态;第二电路,被配置为,接收读选择信号、写选择信号以及第一选择信号,并输出第二选择信号,其中,在读选择信号、写选择信号以及第一选择信号中任一者为有效状态期间,第二选择信号均为有效状态;其中,在执行掩码写入操作期间,列选择开关管响应于有效状态的第二选择信号开启。本公开实施例有利于降低功耗。
摘要:本公开实施例涉及半导体技术领域,提供一种数据读取电路及其存储装置,数据读取电路包括:第一数据传输路径;第二数据传输路径;控制电路被配置为,接收控制信号、第一选择信号和第二选择信号并输出第一输出信号和第二输出信号;输出电路被配置为,基于第一输出信号和第二输出信号输出第一数据和第二数据,其中,若第一输出信号与第一选择信号的波形相同,且第二输出信号与第二选择信号的波形相同,将第一数据先于第二数据传输至第三数据传输路径;若第一输出信号与第二选择信号的波形相同,且第二输出信号与第一选择信号的波形相同,将第二数据先于第一数据传输至第三数据传输路径。本公开实施例至少有利于降低数据传输的功耗。
摘要:本公开提供一种存储器,该存储器包括至少一个主存储区域和至少一个冗余存储区域。其中,每个主存储区域包括多个主存储列,每个冗余存储区域包括多个冗余存储列。在某一主存储区域中主存储列故障时,一个冗余存储区域中多个冗余存储列中任意一个用于替换故障的主存储列,从而可以在主存储列出现故障,且用于替换故障的主存储列的某一冗余存储列出现故障时,其他冗余存储列可替换故障的主存储列,保证存储器正常工作。
摘要:本公开实施例涉及半导体技术领域,提供一种刷新控制电路及其存储器,刷新控制电路包括:地址输出电路,被配置为,响应于第一刷新信号输出第一目标行地址,以及,响应于第二刷新信号和行锤刷新使能信号输出第二目标行地址或行锤受害地址中的一者,第一刷新信号处于有效状态的阶段不同于第二刷新信号处于有效状态的阶段;其中,第一目标行地址与存储阵列中的至少一条字线对应,第二目标行地址与至少一条冗余字线对应。本公开实施例至少有利于提高对第一刷新信号和第二刷新信号的利用率。
摘要:本申请提供一种芯片测试电路及存储器,包括:输入模块,用于在测试阶段,响应于输入时钟将当前接收的数据作为第一数据输出;缓存模块,用于存储种子数据;处理模块,耦接于输入模块和缓存模块,用于根据种子数据和第一数据生成第二数据,第二数据不同于第一数据;输出模块,耦接于输入模块和处理模块,用于响应于输出时钟,在测试阶段将所述第一数据和第二数据作为测试数据,传输至待测芯片的数据传输路径。本方案能够提高测试效率,保证测试的准确性和可靠性。
摘要:本申请提供一种存储器,该存储器包括:多个主存储阵列、多个冗余阵列和多个写选择电路;冗余阵列用于替换主存储阵列中的故障存储单元;写选择电路接收M组数据,用于根据写选择信号,将M组数据中的待修复数据输出至对应的冗余阵列的数据传输路径或者不输出数据。本方案能够实现故障替换下的数据处理。
摘要:本申请提供一种故障寻址电路及存储器,其中故障寻址电路包括:使能电路和输出电路,使能电路针对命令地址信号对应的列地址,若该列地址的故障阵列标识不为预设的无效值,则输出有效的使能信号,否则输出无效的使能信号;以及,针对其它列地址输出无效的使能信号;输出电路接收各列地址的故障阵列标识,并根据各列地址的使能信号,输出使能信号有效的列地址的故障阵列标识。本方案能够实现准确的故障寻址。