摘要：本发明公开一种半导体存储元件，包含一存储列，多个存储单元，一第一P型阱区，一第二P型阱区，以及一N型阱区，该N型阱区位于该第一P型阱区以及该第二P型阱区之间。该半导体存储元件定义有多个第一区域、多个第二区域、多个第三区域以及多个第四区域，每一个第一区域内都包含有一个该存储单元，各该第二区域、各该第三区域以及各该第四区域内，各自包含有一个电压接触件，以提供电压至该第一P型阱区，该第二P型阱区以及该N型阱区。另外该第一区域至该第四区域彼此之间不互相重叠。

摘要：本发明公开一种半导体存储元件，包含一存储列，多个存储单元，一第一P型阱区，一第二P型阱区，以及一N型阱区，该N型阱区位于该第一P型阱区以及该第二P型阱区之间。该半导体存储元件定义有多个第一区域以及多个第二区域，每一个第一区域以及每一个第二区域内都包含有一个该存储单元，各该第二区域内还包含有至少两个第一电压提供接触件，以及至少一第二电压提供接触件，其中该第一电压提供接触件以及该第二电压提供接触件并不位于各该第一区域内。

摘要：本发明公开一种静态随机存取存储器(static random‑access memory，SRAM)的布局图案，包含一基底，一第一上拉晶体管(PL1)、一第一下拉晶体管(PD1)、一第二上拉晶体管(PL2)以及一第二下拉晶体管(PD2)位于该基底上，另包含一第一存取晶体管(PG1A)，一第二存取晶体管(PG1B)，第三存取晶体管(PG2A)以及一第四存取晶体管(PG2B)，其中该PG1A与该PG1B包含有一相同的第一鳍状结构，该PG2A与该PG2B包含有一相同的第二鳍状结构，一第一区域连接层，位于该PG1A与该PG1B之间，且位于该PL1与该PD1所包含的该鳍状结构上，以及一第二区域连接层，位于该PG2A与该PG2B之间，且位于PL2与该PD2所包含的该鳍状结构上。

摘要：本发明公开一种半导体布局图案及其形成方法，其中该半导体布局图案包含一基底，基底上有多个三元内容可定址存储器(Ternary contentaddressable memory,TCAM)，其中至少两个TCAM的布局沿着一对称轴相互镜射对称，且该两个TCAM共同连接到同一搜寻线(SL)。

摘要：本发明公开一种半导体存储装置的布局，包括基底以及三元内容可寻址存储器。三元内容可寻址存储器设置在基底上并包括多个三元内容可寻址存储器位单元，且其中至少两个沿着一对称轴呈镜像对称，其中各三元内容可寻址存储器位单元包括分别电连接至两条字线的两个存储单元，以及电连接至该些存储单元的逻辑电路。逻辑电路包括两个第一读取晶体管，以及两个第二读取晶体管，各第二读取晶体管包括栅极以及两个源极/漏极区，第二读取晶体管的源极/漏极区分别电连接至两条匹配线以及第一读取晶体管，其中，字线平行地设置于匹配线之间。

摘要：本发明公开一种半导体存储元件，包含一存储列，多个存储单元，一第一P型阱区，一第二P型阱区，以及一N型阱区，该N型阱区位于该第一P型阱区以及该第二P型阱区之间。该半导体存储元件定义有多个第一区域、多个第二区域、多个第三区域以及多个第四区域，每一个第一区域内都包含有一个该存储单元，各该第二区域、各该第三区域以及各该第四区域内，各自包含有一个电压接触件，以提供电压至该第一P型阱区，该第二P型阱区以及该N型阱区。另外该第一区域至该第四区域彼此之间不互相重叠。