专利名称
申请号或专利号
公开号
专利摘要
申请人
发明人
全部专利
发明专利
实用新型专利
外观设计专利
排序方式:
按相关度排序
当前查询到
102
条专利与查询词 "
施富仁
"相关,搜索用时0.296875秒!
发明专利:
61
实用新型:
40
外观设计:
1
共
61
条,当前第
1-10
条
下一页
最后一页
返回搜索页
1:
[发明]
共用802.11a和b频率的天线
申请号:
03131304.3
公开号:CN1549396 主分类号:H01Q5/00
申请人:
阳庆电子股份有限公司
申请日:2003.05.12 公开日:2004.11.24
发明人:
施富仁
摘要:本发明是提供一种共用802.11a和b频率的天线,其主要是藉由共用天线的高频端,来接收及传送802.11a的5GHz封包讯号,及利用低频端来接收及传送802.11b的2.4GHz封包讯号,再经由信号端传输封包讯号,使共用天线可在相同环境下同时接收或传送802.11a及802.11b的封包讯号,使达减少购置不同天线的成本,及延伸共用天线使用范围的目的。
详细信息
下载全文
2:
[发明]
降低快闪储存介面中传收数据错误方法及装置
申请号:
201810530379.5
公开号:CN109213623A 主分类号:G06F11/10(2006.01)I
申请人:
慧荣科技股份有限公司
申请日:2018.05.29 公开日:2019.01.15
发明人:
施富仁
摘要:本发明涉及一种降低快闪储存介面中传收的数据错误方法以及使用该方法的装置,由第一端的处理单元执行,包含下列步骤:持续监督从第二端接收的数据信号帧以及/或控制信号帧;以及当数据信号帧以及/或上述控制信号帧包含的讯息指出第二端的最底层检测到接收数据错误时,触发去加重设定调整。
详细信息
下载全文
3:
[发明]
降低快闪储存介面中传收数据错误方法及装置
申请号:
201810530621.9
公开号:CN109213624A 主分类号:G06F11/10(2006.01)I
申请人:
慧荣科技股份有限公司
申请日:2018.05.29 公开日:2019.01.15
发明人:
施富仁
摘要:本发明涉及一种降低快闪储存介面中传收的数据错误方法以及使用该方法的装置,由第一端的处理单元执行,包含下列步骤:持续监督从第二端接收的数据信号帧以及/或控制信号帧;以及当数据信号帧以及/或上述控制信号帧包含的讯息指出第二端的最底层检测到接收数据错误时,触发数据传输率设定调整。
详细信息
下载全文
4:
[发明]
降低快闪储存介面中传收数据错误方法及装置
申请号:
201810530685.9
公开号:CN109213625A 主分类号:G06F11/10(2006.01)I
申请人:
慧荣科技股份有限公司
申请日:2018.05.29 公开日:2019.01.15
发明人:
施富仁
摘要:本发明涉及一种降低快闪储存介面中传收的数据错误方法以及使用该方法的装置,由第一端的处理单元执行,包含下列步骤:透过最底层致能的解扰器解扰从第二端接收的第一数据;反复监督解扰后的第一数据以判断是否发生接收数据错误;以及当检测到解扰后的第一数据发生接收数据错误时,不致能最底层的解扰器,以及发送第一请求给第二端,用以指示第二端不致能扰码器,从而让第二端不使用扰码保护即将传送给第一端的第二数据。
详细信息
下载全文
5:
[发明]
机壳组件
申请号:
202010139888.2
公开号:CN113365446A 主分类号:H05K5/02
申请人:
英业达科技有限公司
;
英业达股份有限公司
申请日:2020.03.03 公开日:2021.09.07
发明人:
施富仁
摘要:本发明提供一种机壳组件包括壳体以及盖体,壳体具有开口以及连接开口的内表面,并包括止挡结构与开口相对,盖体可拆卸地覆盖开口,并部分地卡合于内表面与止挡结构之间。
详细信息
下载全文
6:
[发明]
均衡调整方法、均衡调整装置及计算机可读取存储介质
申请号:
202010288539.7
公开号:CN113535596A 主分类号:G06F12/02
申请人:
慧荣科技股份有限公司
申请日:2020.04.14 公开日:2021.10.22
发明人:
施富仁
摘要:本发明涉及一种均衡调整方法、均衡调整装置及计算机可读取存储介质,该均衡调整方法由存储装置的处理单元加载并执行程序代码时实施,包括:在侦测到符码译码错误后,反复调整均衡器的参数,直到调整失败或者侦测到均衡器输出的连续波形属于开眼状态时为止。通过如上所述的均衡调整操作让存储装置能够主动调整均衡器来解决数据接收过程中发生的错误。
详细信息
下载全文
7:
[发明]
用于在存储装置中进行系统上锁相环管理的方法以及设备
申请号:
202110823924.1
公开号:CN113971142A 主分类号:G06F13/16
申请人:
慧荣科技股份有限公司
申请日:2021.07.21 公开日:2022.01.25
发明人:
施富仁
摘要:本发明提供一种用于在存储装置中进行系统上锁相环(简称PLL)管理的方法和设备。该方法可以包含:利用该存储器控制器内的处理电路设定存储器控制器内的传输接口电路的暂存器电路中所储存的多个参数中的多个控制参数,以控制该传输接口电路的PLL的参数调整;利用修整控制电路根据该多个控制参数进行PLL的参数调整,以调整该多个参数中的一组电压参数,以优化压控振荡器的控制电压;在PLL的参数调整的期间,利用修整控制电路在暂存器电路中产生并储存多个处理结果,以供被发送回处理电路,以完成PLL的参数调整,从而实现存储装置的系统上PLL管理。
详细信息
下载全文
8:
[发明]
接口电路、存储器控制器与信号处理装置的校正方法
申请号:
202210009306.8
公开号:CN116204351A 主分类号:G06F11/10
申请人:
慧荣科技股份有限公司
申请日:2022.01.05 公开日:2023.06.02
发明人:
施富仁
摘要:本发明涉及一种接口电路包括一信号处理电路,用以处理接收自一主机装置的一接收信号与传送至主机装置的一传送信号。信号处理电路包括多个信号处理装置与一校正装置。校正装置耦接信号处理装置,用以于一校正程序中依序校正各信号处理装置的一特性值。
详细信息
下载全文
9:
[发明]
接口电路、存储器控制器及校正多个信号处理装置的方法
申请号:
202210655795.4
公开号:CN116185908A 主分类号:G06F13/16
申请人:
慧荣科技股份有限公司
申请日:2022.06.10 公开日:2023.05.30
发明人:
施富仁
摘要:本发明涉及接口电路、存储器控制器及用以校正于一存储器控制器的一接口电路内的多个信号处理装置的方法。该方法包括:于一链接程序中与一主机装置协商接口电路于一校正程序中的一运作模式;以及于校正程序中校正第一信号处理装置的一特性值与第二信号处理装置的一特性值,其中第一信号处理装置配置于一接收信号处理路径上用以处理一接收信号,第二信号处理装置配置于一传送信号处理路径上用以处理一传送信号,并且接口电路于校正程序中根据该运作模式运作。
详细信息
下载全文
10:
[发明]
数据储存装置与错误回复执行方法
申请号:
202310079220.7
公开号:CN118210743A 主分类号:G06F13/16
申请人:
慧荣科技股份有限公司
申请日:2023.01.19 公开日:2024.06.18
发明人:
施富仁
摘要:本发明涉及一种数据储存装置与错误回复执行方法。该数据存储装置包括至少一信号处理电路,用以于数据储存装置发生错误时,执行错误回复程序。于执行错误回复程序时,信号处理电路决定执行线路重置操作,并且根据装置识别符决定执行何种类型的线路重置操作。当装置识别符符合既定条件时,信号处理电路执行周期性线路重置操作,以于既定期间内反复地传送线路重置信号给同级装置,直到既定期间届期或者自同级装置接收到另一线路重置信号以表示线路重置信号的确收;以及当装置识别符不符合既定条件时,信号处理电路执行一次性线路重置操作,以仅传送一次线路重置信号给同级装置。
详细信息
下载全文
共
61
条,当前第
1-10
条
下一页
最后一页
返回搜索页
©2025
Patent9.com
All rights reserved.
蜀ICP备06009422号