摘要：本发明公开一种高密度半导体结构，包括基板、位线以及第一存储单元组。位线设置于基板上且具有第一侧与第二侧，第二侧与第一侧相对。第一存储单元组包括第一晶体管、第一电容、第二晶体管及第二电容。第一晶体管设置于基板上且具有第一终端与第二终端，第一终端连接位线。第一电容连接第一晶体管的第二终端。第二晶体管设置于基板上且具有第三终端与第四终端，第三终端连接位线。第二电容连接第二晶体管的第四终端。第一电容与第二电容在垂直位线的延伸方向的方向上与位线分开，且第一电容与第二电容位于位线的第一侧。

摘要：本发明公开一种由静态随机存取存储器(static random‑access memory，SRAM)组成的存储器元件的布局图案，包含四个存储单元位于一基底上，各存储单元分别位于一非矩形区内，且该四个非矩形区共组成一个矩形区，其中各存储单元包含一第一反相器包含有一第一上拉晶体管(PL1)以及一第一下拉晶体管(PD1)，一第二反相器包含有一第二上拉晶体管(PL2)以及一第二下拉晶体管(PD2)，一存取晶体管(PG)以及一切换晶体管(SW)，其中该PG的一源极与该第一反相器的一输入端以及该SW的一漏极相连，该SW的一源极与该第二反相器的一输出端相连，其中该PD1、该PD2、该SW以及该PG共同包含有一相同的第一扩散区，且该PL1与该PL2共同包含有一相同的第二扩散区。

摘要：本发明公开一种用于三态内容寻址存储器的控制电路。该三态内容寻址存储器的控制电路包括第一逻辑单元及第二逻辑单元。第一逻辑单元耦接于第一存储单元、第二存储单元、第一查找线、第二查找线，参考电压端及匹配线。第二逻辑单元耦接于所述第一存储单元、所述第二存储单元、所述第一查找线、所述第二查找线、第一供电线及第二供电线。当所述第一查找线及所述第二查找线的电压匹配于所述第一存储单元及所述第二存储单元的电压时，所述第二逻辑单元提供路径使所述第一供电线电性连接于所述第二供电线。

摘要：本发明提供一种双端口三态内容可寻址存储器及其布局图案及存储器装置。该双端口三态内容可寻址存储器可包含一第一存储单元、一第二存储单元、一组第一搜寻端子、一组第二搜寻端子、一第一比较电路、一第二比较电路、一第一匹配端子以及一第二匹配端子，其中该第一比较电路分别耦接至该第一存储单元、该第二存储单元、该组第一搜寻端子以及该第一匹配端子，而该第二比较电路分别耦接至该第一存储单元、该第二存储单元、该组第二搜寻端子以及该第二匹配端子。另外，第一搜寻数据以及第二搜寻数据可同时被输入至该双端口三态内容可寻址存储器以供判断该第一搜寻数据以及该第二搜寻数据是否与该双端口三态内容可寻址存储器中的内容数据匹配。

摘要：本发明公开了一种牵引销组件拆卸装置，本发明属于轨道交通装备技术领域，具体为一种牵引销组件拆卸装置，解决了现有技术中人工拆卸牵引销组件人力消耗极大、拆卸时间较长、拆卸效率低的问题，其包括：弹簧底座，所述弹簧底座上方设置有筒支架板，所述弹簧底座和筒支架板之间通过弹簧导柱连接，所述数个弹簧导柱均布在弹簧底座和筒支架板之间，所述弹簧底座和所述筒支架板之间具有牵引销固定装置，所述筒支架板的中心位置固定有垂直贯穿所述筒支架板的圆柱筒，所述筒支架板上方设置有车体支架，所述筒支架板与所述车体支架之间设置有压力输送装置。

摘要：本发明公开一种静态随机存取存储器组成的存储器元件，其含六晶体管静态随机存取内存单元，包含一第一反向器，包含有一第一上拉晶体管，一第一下拉晶体管以及一第一存储节点，一第二反向器，包含有一第二上拉晶体管，一第二下拉晶体管以及一第二存储节点，其中该第一存储节点与该第二上拉晶体管的一栅极以及该第二下拉晶体管的一栅极连接，一切换晶体管，与该第二存储节点、该第一上拉晶体管的一栅极以及该第一下拉晶体管的一栅极连接，以及一存取晶体管，与该第一上拉晶体管的一栅极以及该第一下拉晶体管的一栅极连接，其中该切换晶体管的一栅极与该存取晶体管的一栅极彼此不直接相连。

摘要：本发明公开一种三态内容可定址存储器与双端口静态随机存取存储器，其包括存储单元以及两晶体管。存储单元包括沿着第一方向延伸的第一主动区、第二主动区、第三主动区与第四主动区、以及沿着第二方向延伸的第一栅极线、第二栅极线、第三栅极线与第四栅极线。第一栅极线横跨第三主动区与第四主动区，第二栅极线横跨第四主动区，第三栅极线横跨第一主动区，且第四栅极线横跨第一主动区与第二主动区。晶体管电连接到存储单元，其中晶体管与存储单元沿着第一方向排列。

摘要：本发明提供一种静态随机存取存储器(SRAM)阵列图案，包含一基底，基底上定义有一第一区域、一第二区域、一第三区域以及一第四区域呈阵列排列，其中每一个区域均与其余三个区域部分重叠，其中每一个区域中均包含有一静态随机存取存储器(SRAM)单元，其中第一区域中的SRAM单元的布局与第三区域中的SRAM单元的布局相同，第二区域中的SRAM单元的布局与第四区域中的SRAM单元的布局相同，且第一区域中的SRAM单元的布局与第四区域中的SRAM单元的布局相互为沿着一水平轴的镜射图案。

摘要：本发明公开一种静态随机存取存储器(SRAM)的布局图案，包含一基底，多个鳍状结构与多个栅极结构位于基底上，以组成多个晶体管，其中多个晶体管包含有一第一上拉晶体管(PU1)、一第一下拉晶体管(PD1)、一第二上拉晶体管(PU2)、一第二下拉晶体管(PD2)、一第一存取晶体管(PG1A)、一第二存取晶体管(PG1B)、一第三存取晶体管(PG2A)以及一第四存取晶体管(PG2B)。一第一字线接触垫，连接第一存取晶体管(PG1A)的一栅极以及一第一字线，以及一第二字线接触垫，连接第二存取晶体管(PG1B)的一栅极以及一第二字线，其中第一字线接触垫与第二字线接触垫在垂直方向上不重叠。

摘要：本发明提供了一种应用于科里奥利质量流量计的驱动控制方法，涉及智能化仪器仪表领域，是一种数字式的科里奥利质量流量计控制器方法，包括以下步骤：首先，通过流量计测量管两端的检测线圈采集速度数据(位移数据)并对数据预处理，包括信号滤波和滑动平均，依据科式流量计的振动特性，以两端获得的传感器幅值与理想信号发生器幅值的差值作为调控参数设计PB神经网络结合PI控制的幅度控制算法保持测量过程中传感器幅值的稳定，并通过过零检测的频率控制算法保证激励信号的频率跟随能力，实现对科里奥利流量计测量管的闭环控制。本发明以FPGA为主控芯片的数字式测试系统的软硬件测试平台，实现科里奥利质量流量计的稳定驱动控制。