全部专利 发明专利 实用新型专利 外观设计专利
排序方式:
当前查询到2269条专利与查询词 "章 铁"相关,搜索用时0.1875秒!
发明专利:1203实用新型: 993外观设计: 73
1203 条,当前第 1-10 条 下一页 最后一页 返回搜索页
申请号:03128757.3 公开号:CN1548401 主分类号:C04B38/00
申请人:杜铁章 申请日:2003.05.06 公开日:2004.11.24
发明人:杜铁章
摘要:本发明涉及高强度的粉煤灰陶粒及其生产工艺,本发明产品是用粉煤灰、粘土、助燃材料、含或不含附加剂组成,详细配方及生产工艺详见说明书,本发明的优点是该产品广泛应用于建筑材料和墙体材料,投资少,成本低,便于普及推广,利用工业废渣,变废为宝,有利于环境保护。
详细信息 下载全文

申请号:202010214371.5 公开号:CN111580750A 主分类号:G06F3/06
申请人:浙江工商大学 申请日:2020.03.24 公开日:2020.08.25
发明人:章铁飞
摘要:本发明提供一种解决STT‑RAM缓存写失败的方法,在纠错码的纠错能力与存储代价之间取得平衡。本发明包括如下步骤:S1、发起写数据操作时,确定将写的目标缓存块后,读出目标缓存块的旧数据按位与新数据按位比较后,计算统计当前数据位对应的STT‑RAM单元将发生0到1的切换的总数据位数n;S2、比较n与阀值Kth,如果n大于Kth,则采用扩展纠错码进行纠错,如果n小于等于Kth,则采用默认纠错码进行纠错;S3、写缓存块时,设置目标缓存块标签的标志位,标识目标缓存块的纠错码类型;S4、读取缓存块数据时,同时读取缓存块标签的标志位,根据标志位确定所采用的纠错码类型,将缓存块发往对应的纠错码解码器纠错。
详细信息 下载全文

申请号:202010567436.4 公开号:CN111880726A 主分类号:G06F3/06
申请人:浙江工商大学 申请日:2020.06.19 公开日:2020.11.03
发明人:章铁飞
摘要:本发明提供一种提升CNFET缓存性能的方法,将访问频繁的数据置于延时短的缓存块,将访问不频繁的数据至于延时长的缓存块,提升了性能,降低了能耗。本发明包括如下步骤:将同一缓存组的缓存块分为短延时组和长延时组;采用二进制表示缓存块的实际延时与基本延时单位比值的整数部分;缓存块的命中信号到达延时存储器时,则延时存储器将对应缓存块的延时二进制数值发送到延时控制器,延时控制器将输入的延时二进制数值保存于本地的计时寄存器,以基本延时单位为周期按1递减计时寄存器;加载新数据到缓存时,如果短延时组存在空闲的缓存块,则新数据加载到该空闲的缓存块中;如果短延时组无空闲缓存块,则新数据加载到长延时组的空闲块中。
详细信息 下载全文

申请号:202011592037.X 公开号:CN112631958A 主分类号:G06F12/0871
申请人:浙江工商大学 申请日:2020.12.29 公开日:2021.04.09
发明人:章铁飞
摘要:本发明提供一种基于过滤表的DRAM行缓冲器混合管理方法,对来自缓存的数据访问请求,DRAM内存控制器根据访问请求的地址定位目标内存块,并将目标数据的地址发往目标内存块的过滤表,过滤表根据条目信息,决定该目标数据隶属的内存行的行缓冲器管理策略。具体而言,基于过滤表动态选择每个目标内存行的行缓冲器管理策略,对于访问频次较多,大于等于阀值的目标内存行,采用开放的行缓冲器管理策略;对于访问频次较少,小于阀值的目标内存行采用关闭的行缓冲器管理策略;有效发挥两种行缓冲器管理策略的优势,规避两者的不足,降低DRAM数据访问的延时;并且采用辅助写缓冲器,降低行缓冲器数据冲突的代价,进一步提升DRAM数据访问效率。
详细信息 下载全文

申请号:202110037032.9 公开号:CN112669896A 主分类号:G11C29/42
申请人:浙江工商大学 申请日:2021.01.12 公开日:2021.04.16
发明人:章铁飞
摘要:本发明提出一种基于分组重定向写的PCM内存行复用方法。写数据到PCM内存行时,通过数据写后读校验技术,统计出错数据位数及位置;根据出错数据位信息,记录卡死存储单元数量与位置,将卡死存储单元对应的数据划分到同一数据分组中,并且执行重定向写操作,避免因卡死存储单元而导致的数据错误,实现包含卡死存储单元的PCM内存行的复用。与现有技术相比,本发明设计合理,不消耗额外的存储空间,不存在现有ECC校验码技术的计算代价,而且本方法可以适配内存行后续出现的新的增量卡死存储单元,从而有效地增加PCM内存行的复用性。
详细信息 下载全文

申请号:202110186111.6 公开号:CN112799976A 主分类号:G06F12/0871
申请人:浙江工商大学 申请日:2021.02.15 公开日:2021.05.14
发明人:章铁飞
摘要:根据Q‑learning自学习算法的原理,本发明提供一种基于两级Q表格的DRAM行缓冲器管理方法。本发明的创新点在于设计合理的参数来描述行缓冲器的状态,结合DRAM行缓冲器的工作原理,设计合理的动作奖惩值;针对原始Q表格的高昂存储代价,本发明提出两级Q表格的技术方案,根据每个内存行实际的访问情况,按需分配表格条目,避免存储空间的浪费,有效降低存储代价。本发明的优势在于动态适配不同应用程序的内存行访问模式,自学习得到当前系统环境下最优的行缓冲器管理方法,有效提升DRAM行缓冲器的工作效率,降低DARM存储器的访问延时,提升DRAM的存储器性能。
详细信息 下载全文

申请号:202110254219.4 公开号:CN113055125A 主分类号:H04L1/00
申请人:浙江工商大学 申请日:2021.03.09 公开日:2021.06.29
发明人:章铁飞
摘要:为降低自DRAM到GPU的数据传输能耗,克服现有技术的不足,本发明提供一种面向GPU数据传输的低能耗分组编码方法。本发明按二进制数0000~1111中的逻辑值1数量,将原始数据按4bit为基本单位划分为不同的分组,统计每个分组中的基本单元数量,并根据不同分组的数量及关系,采用分组值替换编码方法,进一步降低传输数据中逻辑值1的数量,达到降低传输能耗的目的。本发明方法简单,编码涉及的计算量少,代价低;相比于已有的技术,本发明更有利于挖掘原始数据中的能耗优化空间,进一步减少原始数据中逻辑值1的数量,最大限度地降低数据传输能耗。
详细信息 下载全文

申请号:202111062793.6 公开号:CN115385168A 主分类号:B65H45/18
申请人:富士胶片商业创新有限公司 申请日:2021.09.10 公开日:2022.11.25
发明人:铁良章
摘要:本发明提供一种折叠处理装置和图像形成装置,该折叠处理装置具备:折叠部,其将记录介质在该记录介质的传送方向上的中间部分折叠;上游侧辊对,其相对于所述折叠部配置在所述记录介质的传送方向上的上游侧,将折叠状态的记录介质以折痕为前端向所述折叠部一侧传送;以及下游侧辊对,其相对于所述折叠部配置在所述记录介质的传送方向上的下游侧,夹持并传送由所述上游侧辊对夹持的记录介质,所述下游侧辊对将传送力赋予所述记录介质中的与由所述上游侧辊对夹持的部分相连的部分。
详细信息 下载全文

9:[发明] 自助秤
申请号:202111352604.9 公开号:CN114037441A 主分类号:G06Q20/20
申请人:北京近有科技有限公司 申请日:2021.11.16 公开日:2022.02.11
发明人:章铁峰
摘要:本发明公开了一种社区店商超等市场用的自助秤,运用人工智能和直播技术,通过智能图像识别,语音识别,直播技术,和实时语音播报商品信息功能,买家可快速的在自助秤上称重(或按件)结算,避免人多的时候长时间排队现象。商家可通过实时语音播报和查看直播了解现场情况,不需要在每个电子秤旁边安排1个收银员,从而节约商家人力成本。可做到买家和商家无接触结算,避免由于收银员被感染上,就可传染给很多顾客的交叉感染情况。
详细信息 下载全文

申请号:202311536766.7 公开号:CN117806996A 主分类号:G06F13/16
申请人:浙江工商大学 申请日:2023.11.17 公开日:2024.04.02
发明人:章铁飞
摘要:本发明提供一种降低GPU与DRAM之间数据传输能耗的复合编码方法,可以降低GPU与DRAM之间的数据传输能耗,应用时受到的限制相对较小。本发明包括如下步骤:步骤一:数据以基本单位发送,根据基本单位中0值和1值的数量,分别选择如下的四种编码方式:保持原始数据编码、0/1数值反转编码、高低位异或编码、高低位异或操作+0/1数值反转编码;步骤二、将连续16个基本单元的编码信息标志位合并作为一个数据发送单元;数据传输时先发送编码信息标志位,然后再发送编码后数据,如此交替发送;步骤三、当接收到32位的编码信息标志位信息和16个基本单元的编码后数据,依序提取编码信息标志位及其对应的编码后数据;步骤四、对编码后数据进行解码还原。
详细信息 下载全文

1203 条,当前第 1-10 条 下一页 最后一页 返回搜索页
©2025 Patent9.com All rights reserved.蜀ICP备06009422号