摘要：本发明公开一种电容器及其制造方法，该电容器包括第一电极、介电质以及第二电极。第一电极位于介电层上。介电质覆盖第一电极的侧壁与顶面。第二电极覆盖介电质与介电层，其中第二电极于介电层上的正投影面积大于第一电极于介电层上的正投影面积。本发明的电容器具有良好信赖度。

摘要：本发明公开一种半导体制作工艺，包括以下步骤。提供晶片，其中晶片具有正面与背面，且在晶片的正面上具有半导体元件。在晶片的正面上形成保护层，其中保护层覆盖半导体元件，且保护层的材料包括光致抗蚀剂材料。对保护层进行表面硬化处理制作工艺。对晶片的背面进行第一图案化制作工艺。上述半导体制作工艺在进行晶背制作工艺时可有效地对晶片的正面进行保护。上述半导体制作工艺在进行晶背制作工艺时可有效地对晶片的正面进行保护。

摘要：本发明公开一种闪存存储器存储单元，包含一基底、一存储器栅极，设于基底上、一电荷存储层，介于存储器栅极与基底间、一选择栅极，邻近存储器栅极、一选择栅极介电层，设于选择栅极与基底间、一第一氧化物‑氮化物间隙壁，介于存储器栅极与选择栅极间，及一第二氧化物‑氮化物间隙壁。选择栅极包含一上端部位及一下端部位。第二氧化物‑氮化物间隙壁仅介于第一氧化物‑氮化物间隙壁与选择栅极的上端部位间。

摘要：本发明公开一种电连接装置，其包含一金属内连线结构、一第一垂直单元以及一第二垂直单元。金属内连线结构包含多个水平单元。第一垂直单元物理性连接各水平单元的一上表面。第二垂直单元物理性连接各水平单元的一下表面，且第一垂直单元与第二垂直单元错位。本发明又提供一种电连接装置，其特征在于包含一第一垂直单元以及一第二垂直单元。第一垂直单元物理性连接一水平单元的一上表面。第二垂直单元物理性连接水平单元的一下表面，且第一垂直单元与第二垂直单元错位，施加电压时在第二垂直单元烧断之前第一垂直单元或水平单元先烧断。

摘要：本发明公开一种隧穿场效晶体管结构与其制作方法。该隧穿场效晶体管的制作方法，包含提供一基底，其上包含有一鳍状结构，其中该鳍状结构包含有一第一导电型态，接着形成一介电层位于该基底以及该鳍状结构上，并形成一栅极凹槽于该介电层中，然后在该栅极凹槽内形成一第一功函数金属层，该第一功函数金属层至少定义有一左部分、一右部分以及一中央部分，之后进行一蚀刻步骤，以移除该第一功函数金属层的该中央部分，并形成一凹槽于该第一功函数金属层的该左部分以及该右部分之间，以及形成一第二功函数金属层，至少填入该凹槽。

摘要：本发明公开一种半导体结构及其制造方法，该半导体结构包括基底、介电层与多晶硅层。介电层设置于基底上。多晶硅层设置于介电层上。在多晶硅层中的氟掺质浓度从多晶硅层的顶部至底部呈现多个高斯分布。多个高斯分布的多个氟掺质波峰浓度从多晶硅层的顶部至底部递减。上述半导体结构及其制造方法可使得高频部分与低频部分的闪烁噪声都得到改善。

摘要：本发明公开一种高压元件，包含有一半导体基底、一离子阱、一萧基二极管，设于所述离子阱中、一绝缘结构，设于所述离子阱中，且环绕所述萧基二极管、以及一辅助栅极，环绕所述萧基二极管。所述辅助栅极仅设于所述绝缘结构上方，而不会直接接触到所述离子阱。

摘要：本发明公开一种半导体元件及其制作方法。该制作半导体元件的方法包括，首先形成一鳍状结构于基底上，然后形成一浅沟隔离于鳍状结构周围，形成一栅极层于鳍状结构及浅沟隔离上，去除部分栅极层、部分鳍状结构以及部分浅沟隔离以形成一开口，之后再形成一介电层于开口内以形成一单扩散隔离结构。

摘要：本发明公开一种半导体结构及其制造方法。所述半导体结构包括基底、第一介电层、第一导电型的第一掺杂层以及第二导电型的第二掺杂层。基底具有鳍部分。第一介电层配置于所述基底上且围绕所述鳍部分。第一导电型的第一掺杂层配置于所述第一介电层上且位于所述鳍部分的相对两侧壁上。第二导电型的第二掺杂层配置于所述鳍部分的相对两侧壁上且位于所述鳍部分与所述第一掺杂层之间。所述第一掺杂层覆盖所述第二掺杂层的侧壁与底面。

摘要：本发明公开一种静态随机存取存储器单元阵列及其形成方法。该形成静态随机存取存储器单元阵列的方法包含有下述步骤。首先，图案化而形成多个鳍状结构于一基底上，其中此些鳍状结构包含多个主动鳍状结构以及多个牺牲鳍状结构，各通道晶体管(PG FinFET)与对应的一降压晶体管(PD FinFET)至少共享一主动鳍状结构，在一存储器单元中二相邻的升压晶体管(PU FinFET)跨设的二主动鳍状结构之间设置有至少一牺牲鳍状结构。接着，移除此些牺牲鳍状结构的至少一部分。