摘要：本发明公开一种半导体器件，其包含：一基底；一栅极结构，其设于基底上；一第一层间介电层，其环绕栅极结构；一第一硬掩模，其设于栅极结构上；以及一第二硬掩模，其设于栅极结构上，其中第一硬掩模设于第二硬掩模两侧且第一硬掩模包含氮化硅。

摘要：本发明公开一种半导体器件，其包含：基底、设于基底上的栅极结构、环绕栅极结构的层间介电层、设于层间介电层内的第一接触插塞、设于层间介电层上的第二介电层、设于第二介电层中并电连接第一接触插塞的第二接触插塞、以及设于第二接触插塞及第二介电层之间的侧壁子。

摘要：本发明涉及半导体元件及其制作方法，具体地说，本发明涉及一种半导体元件的制作方法，包含以下步骤：提供基底，随后移除部分该基底以形成一对或多对沟槽与形成于其间的鳍片。接下来，对各所述鳍片进一步进行以下步骤：于该鳍片上形成基本上平坦的顶面，随后形成该鳍片的顶部、衔接部与底部。该顶部具有第一宽度，且由下而上维持该第一宽度。该衔接部包含有第一斜面，用以衔接该顶部与该底部。该衔接部与该顶部之间包含第一接面，且该第一接面包含该第一宽度，该衔接部与该底部之间包含第二接面，且该第二接面具有较大的第二宽度。该第一斜面由介于10°与85°之间的第一角度定义。

摘要：本发明公开一种静态随机存取存储器，包含多个静态随机存取存储器单元设于一基底上，其中各静态随机存取存储器单元包含：一栅极结构设于基底上；一第一层间介电层环绕栅极结构；一接触插塞设于第一层间介电层中；一第二层间介电层设于第一层间介电层上；以及一第二接触插塞设于第二层间介电层中并电连接第一接触插塞。

摘要：本发明公开一种半导体元件的堆叠结构，其包含一第一基板和一第二基板，一第一导电垫设于第一基板上，一导电柱接触第一导电垫以及至少一第一缓冲层设于导电柱内部，其中导电柱包覆第一缓冲层，第一缓冲层的弹性系数和导电柱的弹性系数不同，一第二导电垫设于第二基板上，一锡球设置于第二基板和第一基板之间，其中锡球和导电柱电连结，此外导电柱可以选择性地包含截头锥形。

摘要：本发明提供一种半导体结构，包含有基底，第一元件，位于该基底中，并且该第一元件沿着第一方向排列，其中该第一元件由氧化半导体材质所形成，介电层覆盖于该第一元件上，以及第二元件，位于该介电层上，并且沿着该第一方向排列，其中该第二元件则作为晶体管结构的栅极使用。

摘要：本发明涉及形成具有纳米线的半导体结构的方法与该半导体结构，具体地说，本发明所提供的形成纳米线的方法，首先先形成半导体鳍状结构具有交替的鳍以及浅沟槽隔离。接着移除鳍的顶面部以形成鳍凹部，并在鳍凹部中沉积锗基半导体以形成锗基插塞。后续，移除部分的浅沟槽隔离以暴露出锗基插塞的侧面，随即进行退火制程即可形成具有高载流子迁移率的纳米线结构。通过对锗基插塞选择性的氧化或沉积制程，本发明的纳米线结构还可以具有不同尺寸。此外，不同尺寸的纳米线也可通过形成不同宽度的鳍，或是不同宽度的鳍凹部来达成。

摘要：本发明公开一种半导体元件及其制作方法。其中，该半导体元件包含多个鳍状结构，一沟槽，一侧壁层以及一虚置栅极结构。该些鳍状结构是设置于一基底上。该沟槽是设置于该些鳍状结构之间。该侧壁层，设置在该沟槽的侧壁上，其中，该侧壁层具有一顶面，该顶面低于该鳍状结构的一顶表面。该虚置栅极结构是设置在该鳍状结构上且横跨该沟槽。

摘要：本发明公开一种栅极全包覆式纳米线场效晶体管装置，包含有一半导体基板、一纳米线，位于该半导体基板上、一栅极结构，环绕该纳米线的一中间部位，以及一源、漏极区域，位于该栅极结构的一侧。该源、漏极区域内至少具有一插排面。

摘要：本发明公开一种鳍状结构上的横向扩散晶体管，横向扩散晶体管包含一具有阶梯轮廓的栅极介电层，栅极介电层的厚度由横向扩散晶体管的源极向漏极的方向增厚，此外横向扩散晶体管的制作工艺可以和低压晶体管以及其它高压晶体管的制作工艺相容。