摘要：本发明公开一种半导体元件及其制造方法，其半导体元件包括衬底、绝缘层、导体层以及至少一间隙壁。衬底具有至少二浅沟槽。导体层配置于浅沟槽之间的衬底上。绝缘层配置于衬底与导体层之间。至少一间隙壁配置于导体层的侧壁上且填满各浅沟槽。另提供一种半导体元件的制造方法。

摘要：本发明公开一种高压金属氧化物半导体晶体管元件以及其制造方法。上述制造方法包括下列步骤。在半导体基底上形成栅极结构，半导体基底具有第一区和第二区，第一区位于栅极结构的第一部的一侧，而第二区位于栅极结构的第二部的一侧。在半导体基底和栅极结构上形成图案化掩模层，图案化掩模层覆盖半导体基底的第一区和栅极结构的第一部，栅极结构的第二部暴露于图案化掩模层之外。进行一注入制作工艺，用以于第二区中形成一漂移区域。进行一蚀刻制作工艺，用以移除部分的未被图案化掩模层覆盖的栅极结构的第二部。在蚀刻制作工艺之后，第二部的厚度小于第一部的厚度。

摘要：本发明公开一种半导体结构。该半导体结构适用于在高压环境下进行操作。根据本发明的一方面，此种半导体结构包括基板、栅极、源极区、漏极区以及场调整结构。栅极设置在基板上。源极区和漏极区设置在基板中，并分别位于栅极的相对侧。场调整结构设置在基板上，并位于源极区和漏极区的其中一者的外侧。场调整结构包括一第一部分和一第二部分。第二部分设置在第一部分的外侧。第一部分连接至栅极。第二部分连接至所述源极区和漏极区的其中一者。

摘要：本发明公开一种存储器元件及其制造方法。存储器元件，包括第一栅极、第二栅极以及栅间介电层。第一栅极埋入衬底中。第二栅极配置于衬底上，且第二栅极的材料包括金属。栅间介电层配置于第一栅极与第二栅极之间。另提供一种存储器元件的制造方法。

摘要：本发明公开一种高压金属氧化物半导体晶体管元件及其制造方法。首先，提供一半导体基底以及依序堆叠于半导体基底上的一介电层与一导电层。然后，图案化导电层，以形成一栅极以及一虚置栅极，其中虚置栅极设置于栅极的一第一侧。接着，在栅极与虚置栅极之间形成一第一间隙壁，且形成一第二间隙壁于栅极相对于第一侧的一第二侧，其中第一间隙壁包括一第一凹陷。随后，移除虚置栅极。

摘要：本发明公开一种横向扩散金属氧化物半导体(LDMOS)晶体管及其制作方法。LDMOS晶体管包括一半导体基底、一绝缘结构、一栅极结构以及多个浮接电极。绝缘结构设置于半导体基底中。栅极结构设置于半导体基底上。浮接电极嵌入绝缘结构中，其中最接近栅极结构的浮接电极从绝缘结构的一上表面突出或栅极结构包括至少一分支部嵌入绝缘结构中，且浮接电极与栅极结构分离。

摘要：本发明公开一种半导体元件，该半导体元件包含有一基底、一形成于该基底内的第一阱区、一形成于该第一阱区内的第一隔离结构、一形成于该第一阱区内的萧基势垒结构、以及多个形成于该第一阱区上的辅助结构。该基底包含有一第一导电型态，该第一阱区包含有一第二导电型态，且该第二导电型态与该第一导电型态互补。更重要的是，该等辅助结构实体接触该第一阱区。

摘要：本发明公开一种高压金属氧化物半导体晶体管元件，包括半导体基底、栅极结构、第一漂移区、第一隔离结构、漏极区与第一次栅极结构。栅极结构与第一次栅极结构设置于半导体基底上且互相分离。第一漂移区设置于半导体基底中且设置于栅极结构的一侧。第一隔离结构与漏极区设置于第一漂移区中，漏极区与第一隔离结构互相分离，且第一漂移区的一部分设置于漏极区与第一隔离结构之间。第一次栅极结构至少部分设置于位于漏极区与第一隔离结构之间的第一漂移区上，且第一次栅极结构与漏极区电连接。

摘要：本发明公开一种高压元件，包含有一半导体基底、一离子阱、一萧基二极管，设于所述离子阱中、一绝缘结构，设于所述离子阱中，且环绕所述萧基二极管、以及一辅助栅极，环绕所述萧基二极管。所述辅助栅极仅设于所述绝缘结构上方，而不会直接接触到所述离子阱。

摘要：本发明公开一种存储器元件及其制造方法。存储器元件，包括第一栅极、第二栅极以及栅间介电层。第一栅极埋入衬底中。第二栅极配置于衬底上，且第二栅极的材料包括金属。栅间介电层配置于第一栅极与第二栅极之间。另提供一种存储器元件的制造方法。