摘要：本发明公开一种八晶体管静态随机存取存储器(8T-SRAM)的布局图案与形成方法，其布局图案包含一第一扩散区、一第二扩散区以及一第三扩散区位于一基底上，其中该第三扩散区与该第一扩散区之间存在有一极限间距区，且该极限间距区直接接触该第一扩散区与该第三扩散区，以及一第一增设扩散区、一第二增设扩散区与一第三增设扩散区，分别沿着该第一扩散区、该第二扩散区与该第三扩散区的外围排列，并分别直接接触该第一扩散区、该第二扩散区与该第三扩散区，其中该增设扩散区不位于该极限间距区的范围内。

摘要：本发明公开一种半导体布局结构，其包含有至少一第一信号线，以及一对低电源电位线。该第一信号线与该等低电源电位线都沿一第一方向延伸，且该等低电源电位线沿一第二方向排列，而第一方向与该第二方向彼此垂直。更重要的是，该等低电源电位线形成于该第一信号线的相对两侧。

摘要：本发明公开一种静态随机存取存储器的布局图案，至少包含一第一上拉晶体管、一第二上拉晶体管、一第一下拉晶体管、一第二下拉晶体管、一第一存取晶体管以及一第二存取晶体管位于一基底上，多个鳍状结构位于基底上，至少包含有一至少一第一鳍状结构与至少一第二鳍状结构，至少一J状栅极结构，该至少一J状栅极结构包含有一长边部分、一短边部分以及一连接该长边部分与该短边部分的桥接部分，以及至少一第一延伸接触结构，横跨于该至少一第一鳍状结构与该至少一第二鳍状结构，其中该至少一第一延伸接触结构与该桥接部分不重叠。

摘要：本发明公开一种高密度半导体结构，包括基板、位线以及第一存储单元组。位线设置于基板上且具有第一侧与第二侧，第二侧与第一侧相对。第一存储单元组包括第一晶体管、第一电容、第二晶体管及第二电容。第一晶体管设置于基板上且具有第一终端与第二终端，第一终端连接位线。第一电容连接第一晶体管的第二终端。第二晶体管设置于基板上且具有第三终端与第四终端，第三终端连接位线。第二电容连接第二晶体管的第四终端。第一电容与第二电容在垂直位线的延伸方向的方向上与位线分开，且第一电容与第二电容位于位线的第一侧。

摘要：本发明公开一种半导体存储元件，包含一存储列，多个存储单元，一第一P型阱区，一第二P型阱区，以及一N型阱区，该N型阱区位于该第一P型阱区以及该第二P型阱区之间。该半导体存储元件定义有多个第一区域以及多个第二区域，每一个第一区域以及每一个第二区域内都包含有一个该存储单元，各该第二区域内还包含有至少两个第一电压提供接触件，以及至少一第二电压提供接触件，其中该第一电压提供接触件以及该第二电压提供接触件并不位于各该第一区域内。

摘要：本发明公开一种静态随机存取存储元件。此静态随机存取存储元件是由存储单元中两个作为载入晶体管的P通道栅极、两个作为驱动晶体管的N通道栅极、以及两个作为存取晶体管的N通道栅极所组成。作为存取晶体管的N通道栅极附近会设置一虚置栅极，该两者间隔有一位线节点，其中该虚置栅极是经由一金属层电连接到一接地电压。

摘要：本发明公开一种由静态随机存取存储器(static random‑access memory，SRAM)组成的存储器元件的布局图案，包含四个存储单元位于一基底上，各存储单元分别位于一非矩形区内，且该四个非矩形区共组成一个矩形区，其中各存储单元包含一第一反相器包含有一第一上拉晶体管(PL1)以及一第一下拉晶体管(PD1)，一第二反相器包含有一第二上拉晶体管(PL2)以及一第二下拉晶体管(PD2)，一存取晶体管(PG)以及一切换晶体管(SW)，其中该PG的一源极与该第一反相器的一输入端以及该SW的一漏极相连，该SW的一源极与该第二反相器的一输出端相连，其中该PD1、该PD2、该SW以及该PG共同包含有一相同的第一扩散区，且该PL1与该PL2共同包含有一相同的第二扩散区。

摘要：本发明公开一种静态随机存取存储器单元阵列及其形成方法。该形成静态随机存取存储器单元阵列的方法包含有下述步骤。首先，图案化而形成多个鳍状结构于一基底上，其中此些鳍状结构包含多个主动鳍状结构以及多个牺牲鳍状结构，各通道晶体管(PG FinFET)与对应的一降压晶体管(PD FinFET)至少共享一主动鳍状结构，在一存储器单元中二相邻的升压晶体管(PU FinFET)跨设的二主动鳍状结构之间设置有至少一牺牲鳍状结构。接着，移除此些牺牲鳍状结构的至少一部分。

摘要：本发明公开一种形成静态随机存取存储器单元阵列的方法，包含有下述步骤。首先，图案化而形成多个鳍状结构于一基底上，其中此些鳍状结构包含多个主动鳍状结构以及多个牺牲鳍状结构，各通道晶体管(PG FinFET)与对应的一降压晶体管(PD FinFET)至少共享一主动鳍状结构，在一存储器单元中二相邻的升压晶体管(PU FinFET)跨设的二主动鳍状结构之间设置有至少一牺牲鳍状结构。接着，移除此些牺牲鳍状结构的至少一部分。本发明更提出一种以此方法形成的静态随机存取存储器单元阵列。

摘要：本发明提供一种静态随机存取存储器(SRAM)阵列图案，包含一基底，基底上定义有一第一区域、一第二区域、一第三区域以及一第四区域呈阵列排列，其中每一个区域均与其余三个区域部分重叠，其中每一个区域中均包含有一静态随机存取存储器(SRAM)单元，其中第一区域中的SRAM单元的布局与第三区域中的SRAM单元的布局相同，第二区域中的SRAM单元的布局与第四区域中的SRAM单元的布局相同，且第一区域中的SRAM单元的布局与第四区域中的SRAM单元的布局相互为沿着一水平轴的镜射图案。