摘要：一种半导体元件及其制造方法。半导体元件的制造方法包括下列步骤。于衬底中形成多个沟道，其中各沟道具有第一侧壁及与第一侧壁相对的第二侧壁。于沟道中分别形成多个导体结构，各导体结构具有掺杂区，各掺杂区形成于各沟道的第一侧壁中。于衬底上顺应性地形成衬层以覆盖导体结构。进行掺质植入步骤，以使衬层形成改质部分及未改质部分。移除衬层的一部分以暴露出靠近沟道的第二侧壁处的部分导体结构。以剩余的衬层作为掩膜移除部分导体结构以形成多个开口。于开口中填入多个隔离结构。

摘要：本发明公开了一种半导体元件及其制造方法。半导体元件包括多条埋入式位元线、多条位元线接触窗、多条介电层以及多条埋入式字元线。埋入式位元线设置于基底中，平行排列且沿着第一方向延伸。位元线接触窗分别设置于位元线的一侧的基底中，埋入式位元线分别经由位元线接触窗电性连接基底。介电层分别设置于埋入式位元线上。埋入式字元线设置于基底中且位于介电层上，埋入式字元线平行排列且沿着不同于第一方向的第二方向延伸，其中各埋入式字元线的下部具有多个突出部，各突出部分别位于相邻两介电层之间。本发明能够提升导通电流，并进一步改善元件效能。

摘要：本发明公开一种高密度半导体结构，包括基板、位线以及第一存储单元组。位线设置于基板上且具有第一侧与第二侧，第二侧与第一侧相对。第一存储单元组包括第一晶体管、第一电容、第二晶体管及第二电容。第一晶体管设置于基板上且具有第一终端与第二终端，第一终端连接位线。第一电容连接第一晶体管的第二终端。第二晶体管设置于基板上且具有第三终端与第四终端，第三终端连接位线。第二电容连接第二晶体管的第四终端。第一电容与第二电容在垂直位线的延伸方向的方向上与位线分开，且第一电容与第二电容位于位线的第一侧。

摘要：本发明公开一种静态随机存取存储元件。此静态随机存取存储元件是由存储单元中两个作为载入晶体管的P通道栅极、两个作为驱动晶体管的N通道栅极、以及两个作为存取晶体管的N通道栅极所组成。作为存取晶体管的N通道栅极附近会设置一虚置栅极，该两者间隔有一位线节点，其中该虚置栅极是经由一金属层电连接到一接地电压。

摘要：本发明公开一种由静态随机存取存储器(static random‑access memory，SRAM)组成的存储器元件的布局图案，包含四个存储单元位于一基底上，各存储单元分别位于一非矩形区内，且该四个非矩形区共组成一个矩形区，其中各存储单元包含一第一反相器包含有一第一上拉晶体管(PL1)以及一第一下拉晶体管(PD1)，一第二反相器包含有一第二上拉晶体管(PL2)以及一第二下拉晶体管(PD2)，一存取晶体管(PG)以及一切换晶体管(SW)，其中该PG的一源极与该第一反相器的一输入端以及该SW的一漏极相连，该SW的一源极与该第二反相器的一输出端相连，其中该PD1、该PD2、该SW以及该PG共同包含有一相同的第一扩散区，且该PL1与该PL2共同包含有一相同的第二扩散区。

摘要：本发明公开一种用于三态内容寻址存储器的控制电路。该三态内容寻址存储器的控制电路包括第一逻辑单元及第二逻辑单元。第一逻辑单元耦接于第一存储单元、第二存储单元、第一查找线、第二查找线，参考电压端及匹配线。第二逻辑单元耦接于所述第一存储单元、所述第二存储单元、所述第一查找线、所述第二查找线、第一供电线及第二供电线。当所述第一查找线及所述第二查找线的电压匹配于所述第一存储单元及所述第二存储单元的电压时，所述第二逻辑单元提供路径使所述第一供电线电性连接于所述第二供电线。

摘要：本发明提供一种双端口三态内容可寻址存储器及其布局图案及存储器装置。该双端口三态内容可寻址存储器可包含一第一存储单元、一第二存储单元、一组第一搜寻端子、一组第二搜寻端子、一第一比较电路、一第二比较电路、一第一匹配端子以及一第二匹配端子，其中该第一比较电路分别耦接至该第一存储单元、该第二存储单元、该组第一搜寻端子以及该第一匹配端子，而该第二比较电路分别耦接至该第一存储单元、该第二存储单元、该组第二搜寻端子以及该第二匹配端子。另外，第一搜寻数据以及第二搜寻数据可同时被输入至该双端口三态内容可寻址存储器以供判断该第一搜寻数据以及该第二搜寻数据是否与该双端口三态内容可寻址存储器中的内容数据匹配。

摘要：本发明公开一种静态随机存取存储器组成的存储器元件，其含六晶体管静态随机存取内存单元，包含一第一反向器，包含有一第一上拉晶体管，一第一下拉晶体管以及一第一存储节点，一第二反向器，包含有一第二上拉晶体管，一第二下拉晶体管以及一第二存储节点，其中该第一存储节点与该第二上拉晶体管的一栅极以及该第二下拉晶体管的一栅极连接，一切换晶体管，与该第二存储节点、该第一上拉晶体管的一栅极以及该第一下拉晶体管的一栅极连接，以及一存取晶体管，与该第一上拉晶体管的一栅极以及该第一下拉晶体管的一栅极连接，其中该切换晶体管的一栅极与该存取晶体管的一栅极彼此不直接相连。

摘要：本发明公开一种静态随机存取存储元件的制作方法，其步骤包含在一存储单元上形成两个作为载入晶体管的P通道栅、两个作为驱动晶体管的N通道栅、以及两个作为存取晶体管的N通道栅。在一虚置单元上形成至少一第一虚置栅，该第一虚置栅位于该基底上并邻近其中一该作为存取晶体管的N通道栅。在该存储单元上形成一位线节点，该位线节点位于该第一虚置栅与该作为存取晶体管的N通道栅之间。在该虚置单元上形成一金属层电连接至该第一虚置栅以及一接地电压。以及在该虚置单元上形成一第二虚置栅，该第二虚置栅邻近该第一虚置栅，且该第二虚置栅与其中一该作为载入晶体管的P通道栅以及该作为驱动晶体管的N通道栅以该位线节点为中心对称。

摘要：本发明公开一种静态随机存取存储元件。此静态随机存取存储元件是由存储单元中两个作为载入晶体管的P通道栅极、两个作为驱动晶体管的N通道栅极、以及两个作为存取晶体管的N通道栅极所组成。作为存取晶体管的N通道栅极附近会设置一第一虚置栅极，该两者间隔有一位线节点，其中该第一虚置栅极是经由一金属层电连接到一接地电压，以及一第二虚置栅邻近该第一虚置栅，其中该第二虚置栅与其中一该作为载入晶体管的P通道栅以及该作为驱动晶体管的N通道栅以该位线节点为中心对称。