摘要：公开了包含具有某些特性的基本上纯的细胞因子抑制因子(CIF)的组合物，这些特性包括抑制促炎细胞因子肿瘤坏死因子α(TNF-α)、白细胞介素1-β(IL-1β)和白细胞介素-2(IL-2)的RNA转录的能力。也公开了基本上纯化的细胞因子抑制因子的方法和使用该组合物调节动物的免疫系统的方法。

摘要：本文描述了用于保护固件运行时环境的方法和装置。在一个实施方案中提供了过程的实施例，以从平台的固件安全储存装置获取第一密钥，所述固件包括用于初始化平台的初始化表，以及在所述平台的初始化期间，使用从安全储存装置获取的第一密钥来验证初始化表。还描述了其他方法和装置。

摘要：提供了用于处理系统的软件递增供应的方法和装置。例如，处理系统可以包括机器可读介质和与机器可读介质进行通信的处理器。此外，编码于所述机器可读介质中的指令可以使所述处理系统至少部分地基于写日志文件来自动确定所述处理系统中的存储设备是否包含了被修改的块，所述写日志文件用于标识在处理系统的用户会话期间被修改的块。响应于标识至少一个在所述存储设备中的被修改过的块，所述处理系统可以自动利用来自不同存储设备中的备份数据来替换被修改的块中的数据。还描述和要求了其它的实施例。

摘要：本发明涉及农杆菌菌株K599(NCPPB2659)的“卸甲”菌株变体、Ri质粒pRi2659的“卸甲”质粒变体及其衍生物以及在植物转化中使用这些菌株和质粒的方法。

摘要：本发明涉及用于鉴定并使用具有增强基因表达特性的内含子的方法。根据本发明教导能够鉴定引起内含子介导性基因表达增强(IME)的内含子。本发明还涉及包含与启动子序列和核酸序列有效连接的所IME内含子的重组表达构建体和重组表达载体。本发明还涉及用这些重组表达构建体或载体所转化的转基因植物或转基因植物细胞，涉及从其衍生的培养物、部分或繁殖材料，并涉及它们用于制备食品、动物饲料、种子、药物或精细化学品的用途，涉及改善植物生物量，产量或提供需要的表型。

摘要：一种存储器控制器控制非易失性存储装置的运行。该存储装置具有数据保存段和被擦除的保存段。该数据保存段具有第一多个块且该被擦除的保存段具有第二多个块。该第一和第二多个块的每一个具有被一起擦除的多个非易失性存储位。进一步地，每一块具有关联的计数器用于保存该块已被擦除的次数。该存储器控制器具有程序指令，使得基于与第一多个块的块关联的在每个计数器中包括的计数，扫描关联于第一多个块的块的计数器以选择第三个块，并且基于与第二多个块的块关联的在每个计数器中包括的计数，扫描关联于第二多个块的块的计数器以选择第四个块。该程序指令还被配置为从该第三个块转移数据到该第四个块，并且使所述第四个块关联于所述第一多个块。最后该程序指令被配置为擦除所述第三个块并且递增关联于所述第三个块的计数器，并且使所述第三个块关联于所述第二多个块。本发明还包括根据以上描述的步骤来运行非易失性存储装置的方法。

摘要：本发明提供了一种脱模剂，其包含下述成分：具有硅氢键的聚硅氧烷、脱氢缩合反应催化剂和溶剂。本发明的脱模剂为半永久型脱模剂，此外还具有组成简单、低温快速固化、脱模剂转移少、积蜡少、施加方便以及成本低等优点，所述的脱模剂尤其在制造聚氨酯泡沫制品领域中取得了重大突破，制得的制品开孔均匀。本发明还提供了所述脱模剂的制造方法，以及其在制造聚氨酯泡沫制品、环氧树脂制品、玻璃纤维增强环氧树脂制品、橡胶制品、不饱和聚酯制品和其他聚氨酯类制品中的用途。

摘要：本发明涉及增强表达的内含子序列，用于鉴定并使用具有增强基因表达特性的内含子的方法。根据本发明教导能够鉴定引起内含子介导性基因表达增强(IME)的内含子。本发明还涉及包含与启动子序列和核酸序列有效连接的所述IME内含子的重组表达构建体和重组表达载体。本发明还涉及用这些重组表达构建体或载体所转化的转基因植物或转基因植物细胞，涉及从其衍生的培养物、部分或繁殖材料，并涉及它们用于制备食品、动物饲料、种子、药物或精细化学品的用途，涉及改善植物生物量，产量或提供需要的表型。

摘要：公开了用于固态驱动器的系统和方法，该固态驱动器包括系统控制器以及耦合至系统控制器的一个或多个扩展器设备，其中每个扩展器设备耦合至多个NAND存储设备，并且每个NAND存储设备包括多个NAND闪速存储器单元。

摘要：本发明涉及一种在具有存储器单元区域和逻辑电路区域的衬底上形成非易失性存储器单元的方法，所述方法通过以下方式进行：在所述存储器单元区域中形成一对导电浮动栅极；在所述衬底中在所述一对浮动栅极之间形成第一源极区域；在两个区域中形成多晶硅层；在所述逻辑电路区域中在所述多晶硅层上方形成氧化物层；在所述存储器单元区域中对所述多晶硅层执行化学‑机械抛光从而在所述浮动栅极之间留下所述多晶硅层的第一区块，所述第一区块与所述多晶硅层的其余部分分开；以及选择性蚀刻所述多晶硅层的多个部分从而产生：设置在所述存储器单元区域的外区域中的所述多晶硅层的第二和第三区块，以及在所述逻辑电路区域中的所述多晶硅层的第四区块。