摘要：一种用以预取M个N位数据的数据选通脉冲电路，M和N为正整数，包括用以根据数据选通脉冲信号，产生M个对齐控制信号的数据选通脉冲缓冲单元；具有M个闭锁块的同步块，每个闭锁块用以接收N位数据，然后响应N-1个对齐控制信号，以并联形式输出N-1位数据，及响应其余的对齐控制信号，输出1位预取数据；及具有M个对齐块的输出块，每个对齐块以并联形式接收N-1位数据，使N-1位数据和对齐控制信号同步，然后输出已同步的N-1位数据，作为N-1位预取数据。

摘要：本发明公开一种半导体存储器件，包括：存储体，所述存储体包括第一单元区和第二单元区；激活信号发生单元，所述激活信号发生单元被配置为响应于刷新命令而产生具有互不相同的激活时间段的第一行激活信号和第二行激活信号；以及地址计数单元，所述地址计数单元被配置为对刷新命令进行计数，并产生行地址，其中，当第一行激活信号被激活时，第一单元区中由所述行地址指定的字线被激活，并且当第二行激活信号被激活时，第二单元区中由所述行地址指定的字线被激活。

摘要：本发明公开了集成电路、包括集成电路的系统以及系统的操作方法，所述系统包括：第一芯片，所述第一芯片被配置成提供训练命令；以及第二芯片，所述第二芯片被配置成将响应于所述训练命令而测量的用于执行操作的时间传送到所述第一芯片。

摘要：一种存储器件，包括：第一单元块，包括多个字线以及第一冗余字线到第K(K为自然数)冗余字线；第二单元块，包括多个字线以及第K+1冗余字线到第N(N是比K大的自然数)冗余字线；以及控制单元，适用于执行控制使得第一冗余字线到第N冗余字线取代第一单元块或第二单元块中的字线，适用于在第一时段中同时刷新第一单元块和第二单元块中的字线，以及适用于在第二时段中顺序地刷新第一冗余字线到第N冗余字线。

摘要：一种非易失性存储器件可以包括：单元串，包括串联耦接的多个存储单元；位线，耦接至单元串；页缓冲器，适用于在正常编程操作、慢编程操作和编程禁止操作期间分别将感测节点驱动至接地电压、中间电压和核心电压；以及连接单元，适用于在慢编程操作期间响应于第一电压的控制信号以及在正常编程操作和编程禁止操作期间响应于高于第一电压的第二电压的控制信号，将位线耦接至感测节点。

摘要：本发明提供一种半导体存储装置的修复电路，所述修复电路包括：修复地址检测电路，基于从存储模块输出的多个测试数据信号来确定在所述存储模块中的失效的发生，并储存与被确定为失效的存储模块相对应的地址作为修复地址；以及反熔丝电路，接收来自所述修复地址检测电路的所述修复地址，并将所述修复地址电编程来储存编程地址。

摘要：本发明涉及一种具有用于修复缺陷单位单元的冗余电路的半导体存储装置。该半导体存储装置包括：第一区块，其包括多个单元矩阵；第二区块，其包括多个单元矩阵；和共用的熔丝组件，其由第一和第二区块共用，被配置为在第一区块或第二区块被使能并且使能的区块中包括缺陷单元矩阵时输出缺陷指示信号。

摘要：一种存储器件的操作方法包括以下步骤：进入修复模式；接收激活命令和故障地址，并且暂时储存接收的命令和地址；接收写入命令，并且判定是否执行编程操作；当判定出要执行编程操作时，将暂时储存的故障地址编程到可编程储存单元中；以及在暂时储存的故障地址的编程完成之前接收预充电命令。

摘要：一种地址检测电路包括：第一至第N地址储存单元，其适用于储存地址；第一至第N计算单元，每个计算单元适用于在将地址储存在地址储存单元当中的对应地址储存单元中或输入有储存在对应地址储存单元中的地址时执行计数操作；控制单元，其适用于将输入地址顺序地储存在地址储存单元中，且在地址储存单元每个都储存地址时将输入地址储存在地址储存单元当中的选定地址储存单元中；以及检测单元，其适用于基于计算单元的输出而检测储存在地址储存单元中的地址当中被输入了参考数目的次数或更多次的地址。

摘要：本技术涉及一种存储器装置和操作该存储器装置的方法。该存储器装置包括：目标块管理器，该目标块管理器被配置成存储将要执行刷新操作的目标块地址，并且当接收到自动刷新命令时输出用于对应于目标块地址的目标块的刷新信号；以及数据传输控制器，该数据传输控制器被配置成响应于刷新信号而输出用于在目标块或缓冲器块与临时缓冲器电路之间传输数据传输信号和缓冲器控制信号。